Startseite » Boundary Scan »

Elektrisch oder mechanisch?

JTAG/Boundary Scan vs. In-Circuit-Test (ICT) – (k)eine Prinzipienfrage
Elektrisch oder mechanisch?

Vor nunmehr 15 Jahren verabschiedete das IEEE Konsortium auf Basis eines Vorschlages der Joint Test Action Group, kurz JTAG, mit dem Standard 1149.1 die Grundlage für das digitale Testerfahren Boundary Scan, auch als JTAG bezeichnet, das seitdem ständig steigende Verbreitung in vielen Bereichen der Elektronikindustrie findet. Gerade bei den immer komplexer werdenden digitalen Baugruppen ist der Einsatz von Boundary Scan zur unausweichlichen Testmethode geworden.

Mario Berger, Göpel electronic, Jena

Darf man nun erwarten, dass eines Tages Boundary Scan den In-Circuit-Test als das Testverfahren für Baugruppen generell ablösen wird?
Wie funktioniert dieses Boundary Scan(en)?
Am einfachsten lässt sich Boundary Scan/JTAG anhand des bekannten In-Circuit-Test erklären. Beides sind rein elektrische Testverfahren, denen das gleiche Prinzip zu Grunde liegt. Die einzelnen Leiterbahnen (Netze) auf der Leiterplatte werden an einem Punkt stimuliert und an einem anderen Punkt gemessen. Auf Grundlage der aus dieser Messung gewonnenen Informationen können somit Rückschlüsse über eventuelle Fehler auf der Leiterplatte gezogen werden. Der größte Unterschied zwischen Boundary Scan und ICT liegt im Zugriff auf die einzelnen Netze. Während beim ICT die Kontaktierung der Leiterbahnen rein mechanisch über vorher festgelegte Testpunkte und entsprechende Nadeln erfolgt, so geschieht dies beim Boundary Scan rein elektrisch über zusätzliche Logik, die in den Boundary-Scan-fähigen Bauteilen integriert ist. Der In-Circuit-Tester kontaktiert über Nadeln die Leiterbahnen, welche extra dafür mit Testpunkten versehen wurden. Durch eine aufwändige Relaismatrix werden anschließend die einzelnen Netze wahlweise mit den Stromquellen (für das Stimulieren der Netze) oder mit der Messtechnik (für das Messen der Netze) verschaltet. Man hat eine Stromquelle, ein Messgerät und viele Relais, die über jede Menge Drähte mit allen Nadeln verbunden sind, welche dann letztlich die einzelnen Leiterbahnen der Leiterplatte kontaktieren. Bei der Boundary-Scan-Technologie werden die Pegel auf den Leiterbahnen über die Pins der damit verbundenen Boundary-Scan-fähigen Bauteile getrieben und gemessen. Ob ein high oder low Pegel getrieben werden soll, entscheidet die dem Pin zugeordnete sogenannte Boundary-Scan-Zelle. Diese befindet sich am Eingang des im Bauteil sowieso vorhandenen Ausgangstreibers. Man greift bei Boundary Scan demnach auf die Treiber des Boundary-Scan-fähigen Bauteils als Stromquelle zurück und spart sich dadurch ein zusätzliches externes Gerät. Zum Messen des Pegels an einem Pin kommt wieder die gleiche Logik, ergo eine derartige Boundary-Scan-Zelle zum Einsatz. Dadurch spart man zusätzlich die externe Messtechnik.
Abschließend noch ein Beispiel, welches die Vorgehensweise beim Testen eines nicht Boundary-Scan-fähigen Bauteils mittels Boundary Scan (Bild 2) aufzeigen soll. Zum Vergleich ist in Bild 3 der Ablauf bei einem ICT dargestellt. Als zu testender Baustein wurde ein einfaches NAND Gatter mit 2 Eingängen (SN7400) gewählt.
Welches ist das optimale Testverfahren?
Schaut man noch einmal auf das voran stehende Beispiel zurück, so ist offensichtlich, dass sich trotz des unterschiedlichen Aufbaus von Boundary Scan und dem ICT ähnliche Testergebnisse erzielen lassen. Worin liegen dann die Unterschiede, gibt es ein optimales Testverfahren? An dieser Stelle soll jetzt nicht auf jedes winzige Detail eingegangen und genau analysiert werden, wie beide Verfahren darin abschneiden. Man muss sich auf einige wichtige Eigenschaften beschränken, die in Bild 4 aufgeführten sieben Punkte. Zu jedem der Punkte ist zunächst aufgeführt, wann dieser als wichtig erachtet werden sollte oder wann eher nicht. Wie die einzelnen Testverfahren in den speziellen Punkten abschneiden, wird im Anschluss begründet.
1. Geschwindigkeit
Natürlich, je schneller, desto besser. Wie wichtig ist jedoch eine hohe Geschwindigkeit bei kleineren Losgrößen? Aufgrund der seriellen Struktur des Testbusses schneidet Boundary Scan bei der Geschwindigkeit schlechter ab als der ICT. Mit dem ICT erfolgt die Abarbeitung der Testmuster parallel, was sich in sehr kurzen Testzeiten niederschlägt. Das ist unumstritten die größte Stärke des ICT. Der Nachteil der seriellen Abtestung wird aber durch die mit neuster Controllergeneration, wie z.B. Scanflex von Göpel electronic, erreichbare Taktfrequenz nahezu ausgeglichen.
2. Analoge Bauteile
Wird mit dem Testverfahren der Bereich der analogen Bauteile abgedeckt? Können Widerstände und Kondensatoren etc. ausgemessen werden? Umfasst das Produktspektrum überwiegend Baugruppen mit solchen Bauteilen, dann möchte man diese auch prüfen. Das ICT-Verfahren beherrscht diesen Punkt sehr gut, da man auf eine aufwändige Messtechnik zurück greifen kann. Boundary Scan als digitales Testverfahren, sprich im Standard IEEE 1149.1, versteht die analoge Welt kaum (Widerstände können auf Ihre Anwesenheit hin untersucht werden, jedoch nicht auf ihren tatsächlichen ohmschen Wert), da auf den rein digitalen Verbindungstest beschränkt. Jedoch ist mit dem Standard 1149.4 die Basis zur Erweiterung auf den analogen Bereich bereits gelegt und wird sich voraussichtlich in den kommenden Jahren etablieren.
3. Digitale Bauteile
Wie gut wird der Bereich der digitalen Bauteile abgedeckt? Sind überwiegend digitale Baugruppen zu testen, so ist es von besonderem Interesse, was das einzelne Testverfahren hier leistet. Beide Testverfahren finden sich in der Digitaltechnik zurecht. Boundary Scan hat jedoch im Gegensatz zu dem ICT zwei Vorteile. Die aufwändigen Funktionsbeschreibungen für die hochkomplexen Bauelemente entfallen gänzlich. Während des Boundary Scan werden die Pins dieser Bauteile nicht mehr über die innere Logik gesteuert, sondern einzig und allein über die bereits erwähnten Boundary-Scan-Zellen. Außerdem benötigt Boundary Scan kein Backdriving wie der ICT.
4. Kontaktierung der Netze
Ob Hardwareentwickler oder Testingenieur, beide haben immer wieder das gleiche Problem zu lösen: Wie erreiche ich eine möglichst große Fehlerabdeckung? Unmittelbar damit verbunden ist die Frage nach der Erreichbarkeit der einzelnen Netze. Hat man Zugriff auf alle notwendigen Leiterbahnen? Beim ICT folgen gleich eine Reihe neuer Fragen: Wohin bloß mit den Testpunkten? Liegen diese auch nicht zu eng beieinander? Sind zu viele gebündelt und könnte dadurch die Leiterplatte zu Schaden kommen? Einerseits ist jede Menge Mechanik im Spiel. Zusätzlich muss ein Nadelbettadapter gebaut, Nadeln exakt positioniert und jede einzelne dieser Nadeln mit dem ICT verdrahtet werden. Eine Mechanik zum Öffnen und Schließen des Ganzen wird zudem auch noch benötigt. Ganz anders verhält es sich bei Boundary Scan. Der Zugriff erfolgt über die Bauteile und den darin enthaltenen Boundary-Scan-Zellen. Somit muss man lediglich die vier Testbussignale im Layout berücksichtigen und verdrahten. Diese dann zu adaptieren ist der einzige mechanische Teil der Kontaktierung.
5. Flexibilität
Liegen die üblichen Losgrößen über 100.000 Stück, so ist die Flexibilität des Testverfahrens sicher nicht ganz so wichtig wie im Musterbau. Es ist offensichtlich, dass der Nadelbettadapter mit seinen festgelegten, starren Positionen der Nadeln in punkto Flexibilität keine Spitzenposition einnimmt. Änderungen im Layout etwa bedeuten erhebliche Verzögerungen bezüglich Zeit und Terminplanerfüllung sowie zusätzliche Kosten, da die Nadeladapter komplett neu gebaut werden müssen. Mit etwas Glück muss ein Testingenieur nur ein paar Nadeln umsetzen, in der Realität ist aber eher ein neuer Adapter erforderlich. Kritisch wird es, wenn die Anzahl der Testpunkte zusätzlich die Anzahl der Messkanäle seines IC-Testers überschreitet. Irgendwann ist die maximale Nadelanzahl pro Fläche für den Vakuumadapter erreicht, da die Physik nur 1kp/cm² ermöglicht. Dann hilft nur Abspecken – und zwar mittels der Kombination mit Boundary Scan, denn im Gegensatz zum ICT spielt bei JTAG/Boundary Scan das Layout der Leiterplatte definitiv keine Rolle. Die Tests basieren auf der Netzliste, sprich aus der Kenntnis, wie die Pins der einzelnen Bausteine miteinander verbunden sind. Wo sich diese physisch auf dem Board befinden ist absolut irrelevant. Dem Verfahren sind hier auch keinerlei Grenzen, wie z.B. die Anzahl der Messkanäle, gesetzt.
6. Kosten pro neuem Prüfling
Diese Frage ist für den Unternehmenschef und den Vertrieb von hohem Interesse, gehen diese Kosten doch direkt in den Erzeugerpreis mit ein. Die Kosten für einen Prüfling umfassen die Aufwendungen für die Prüfprogrammerstellung ebenso wie die notwendigen Prüfadapter. Im ersten Punkt nehmen sich beide Testverfahren kaum etwas, geht man einmal davon aus, dass die Funktionsbeschreibungen aller Bauteile vorliegen. Jedes Testverfahren kann hier bestimmte Vorteile ausspielen. Signifikanter sind die Unterschiede bei den Adaptionskosten. Die Kosten für einen ausgereiften Nadelbettadapter können durchaus mehrere zehntausend Euro betragen, wohingegen für Boundary Scan ein simpler Steckverbinder meist ausreichend ist.
7. Kosten für Testequipment
Am Ende steht immer die Frage: Und was kostet das komplette Testequipment? Sind laufende Kosten zu erwarten? Rechtfertigt der Nutzen, der durch den Einsatz des Testverfahrens entsteht, dessen Preis? Das ICT-Verfahren basiert auf einer sehr komplexen Messtechnik. Die Mimik zum Kontaktieren der verschiedenen Nadelbettadapter kommt noch hinzu, womit ein System hier spielend in den sechsstelligen Euro Bereich kommt. Die komplette Hardware bei Boundary Scan hingegen besteht lediglich aus einem Treiber für den vieradrigen Testbus. Der Preis eines solchen Systems basiert somit eher auf der Software und schwankt je nach Umfang und Leistungsgegenstand.
Wirft man nun noch einmal einen Blick auf die Tabelle in Bild 4, so wird man feststellen, dass Boundary Scan insgesamt weniger Kritikpunkte bietet. Diese Kritikpunkte sind aber mittlerweile entscheidend, denn sie betreffen die Kosten, Flexibilität und den zukünftigen Einsatz einer Testtechnologie. Und auf diesen Gebieten kann der ICT dem Boundary-Scan-Test keinesfalls das Wasser reichen. Hinzu kommt, dass Boundary Scan bereits in der Designphase zum Programmieren und Verifizieren und dem Prototypentest ebenso genutzt werden kann, wie später im Feld im Servicefall. Unberücksichtigt gelassen wurden bislang die Anforderungen, denen sich ein Lohnfertiger heute zu stellen hat. Die Losgrößen werden immer geringer, entgegen der Produktvielfalt, die kontinuierlich steigt. Die Komplexität der Baugruppen steigt unaufhaltsam und hoch integrierte Packages wie BGA, µBGA, COB und Flip-Chip finden mehr und mehr Verbreitung.
Richtet man seinen Blick auf die drei hervorgehobenen Punkte im Bild 6, wird man schnell feststellen, dass gerade hier der Nadelbettadapter die größten Defizite aufweist, wohingegen Boundary Scan/JTAG durchweg gute Noten bekommt. Wäre da nicht diese momentane Schwäche in Bezug auf analoge Bauteile, so könnte man den Titel eines optimalen Testverfahren ohne zu zögern an die Boundary-Scan-Technologie vergeben. Mit Blick auf die Tabelle in Bild 6 erkennt man schnell, dass das eine Testverfahren gerade dort einen Vorteil hat, wo das andere eher Defizite ausweist. Als Beispiel könnte der Punkt Analoge Bauteile dienen. Das ICT-Verfahren schneidet hier gut ab, wohingegen Boundary Scan bekanntermaßen an seine Grenzen stößt. Schaut man weiter zur Kontaktierung der Netze, so ist es hier genau anders herum. Unter dieser Prämisse macht eine Kombination aus beiden Testverfahren, in der man die Vorteile miteinander vereint und so die Nachteile beseitigt, durchaus Sinn. Somit kann das die Lösung sein: man nehme JTAG/Boundary Scan und integriere es in einen In-Circuit-Tester! Welche Vorteile ergeben sich nun ganz konkret aus dieser Kombination? Den digitalen Teil der zu testenden Baugruppe übernimmt Boundary Scan. Dies umfasst in aller Regel gerade die hoch integrierten Packages und somit die Mehrzahl der Netze. Hier werden ab sofort keine Testpunkte mehr benötigt. Einige hundert oder tausend Nadeln mehr oder weniger sind schon eine spürbare Einsparung. Als weiteres Plus entfallen natürlich die Funktionsbeschreibungen bei den komplexen digitalen Bauelementen. Der analoge Teil der Baugruppe wird per ICT getestet. Da es sich hierbei im Wesentlichen um die einfachen und bekannten Bauteile handelt, sollte sich die Erstellung der Testvektoren jedoch auf ein Minimum reduzieren. Man erreicht mindestens die gleiche Testabdeckung wie mit einem reinen In-Circuit-Test, jedoch mit einem wesentlich geringeren Aufwand für die Testerstellung einerseits wie auch im Bezug auf die Adaptionskosten.
Mit Blick auf die zunehmende Verlagerung der Massenproduktion aus Deutschland heraus gewinnt der Faktor Flexibilität, bedingt durch die schon erwähnten Anforderungen an eine Lohnfertigung heute, mehr und mehr an Bedeutung. Somit wird man sich bei der Wahl eines geeigneten Testverfahrens von dem klassischen In-Circuit-Test verabschieden müssen. Er ist einfach zu unflexibel und stößt immer häufiger an seine durch die Mechanik (Nadeln) bedingten Grenzen. Bei Boundary Scan ist man derzeit mit dem Standard IEEE 1149.1 zwar auf den Digitalbereich beschränkt, jedoch ist mit weiteren Standards wie dem IEEE 1149.4 für den analogen Bereich sowie dem IEEE 1149.6 für dynamische Signale, der Weg für eine massenhafte Verbreitung dieses Testverfahren ähnlich dem Siegeszug des In-Circuit-Tests vor ca. 20 Jahren geebnet. Neue Standards wie der IEEE 1532 für die In-System Programmierung von Bausteinen werden zudem neue Wege gehen – auch in bisher nicht erschlossene Bereiche des elektrischen Prüfens von Baugruppen.
EPP 448
INLINE – Der Podcast für Elektronikfertigung

Doris Jetter, Redaktion EPP und Sophie Siegmund Redaktion EPP Europe sprechen einmal monatlich mit namhaften Persönlichkeiten der Elektronikfertigung über aktuelle und spannende Themen, die die Branche umtreiben.

Hören Sie hier die aktuelle Episode:

Aktuelle Ausgabe
Titelbild EPP Elektronik Produktion und Prüftechnik 1
Ausgabe
1.2024
LESEN
ABO
Newsletter

Jetzt unseren Newsletter abonnieren

Webinare & Webcasts

Technisches Wissen aus erster Hand

Whitepaper

Hier finden Sie aktuelle Whitepaper

Videos

Hier finden Sie alle aktuellen Videos


Industrie.de Infoservice
Vielen Dank für Ihre Bestellung!
Sie erhalten in Kürze eine Bestätigung per E-Mail.
Von Ihnen ausgesucht:
Weitere Informationen gewünscht?
Einfach neue Dokumente auswählen
und zuletzt Adresse eingeben.
Wie funktioniert der Industrie.de Infoservice?
Zur Hilfeseite »
Ihre Adresse:














Die Konradin Verlag Robert Kohlhammer GmbH erhebt, verarbeitet und nutzt die Daten, die der Nutzer bei der Registrierung zum Industrie.de Infoservice freiwillig zur Verfügung stellt, zum Zwecke der Erfüllung dieses Nutzungsverhältnisses. Der Nutzer erhält damit Zugang zu den Dokumenten des Industrie.de Infoservice.
AGB
datenschutz-online@konradin.de