Produktionsprozess unter Kontrolle

Bei komplizierteren Baugruppen kann der Funktionstest schnell unverhältnismäßig teuer und zeitaufwändig werden. Deshalb wird häufig ein struktureller Testansatz in Erwägung gezogen. Hierbei werden Bestandteile des Prüflings – Bauteile, Cluster oder Baugruppen-Verbindungen – voneinander „isoliert“ und separat im Detail getestet. Diese Art der Testdurchführung erfolgte meist auf großen Systemen wie Incircuit-Testern. Aber auch dieser Ansatz hat häufig für erhebliche Verzögerungen gesorgt, da für jede Baugruppe eine komplexe Testschnittstelle (Testadapter) erstellt werden musste. Die Herstellung kann, abhängig von der Anzahl der kontaktierten Knoten, mehrere Wochen beanspruchen und Kosten in der Höhe von mehreren Tausend Euro sind schnell erreicht. Adapterlose Testsysteme, wie zum Beispiel Flying-Prober, bei denen Testnadeln von Testpunkt zu Testpunkt positioniert werden, eignen sich für wenig komplexe Baugruppen in niedrigen Stückzahlen, um dort primär RLC-Messungen und Verbindungsprüfungen durchzuführen. Die zunehmende Verbreitung von BGA-Gehäusen schränkt den Zugriff auf wichtige Testknoten immer mehr ein und reduziert dadurch die Testabdeckung.

Eine alternative und preiswerte hybride Technik überbrückt die Lücke zwischen Funktionstest und struktureller Prüfung: JTAG/Boundary-Scan. Dieses Testverfahren erfreut sich wachsender Beliebtheit, auch wegen seines Beitrags zur Verkürzung der Markteinführungszeit, was insbesondere Vorteile für dicht bestückte digitale und Mixed-Signal-Designs bringt. JTAG/Boundary-Scan ist kein wirklich neues Prüfverfahren. Es nutzt einfach eine, in ICs wie CPLDs, FPGAs, DSPs, Microcontroller, SOCs, PHYs, Encoder oder Bus-Bridges eingebettete, testspezifische Logik gemäß IEEE 1149.1.

Wie alle guten Innovationen, sind JTAG/Boundary-Scan Standards und die Werkzeuge, die sie unterstützen, in den letzten 20 Jahren fortwährend weiter entwickelt worden und die Anwendungsbereiche sind heute weiter gefächert, als je zuvor. Anfänglich waren JTAG-Tests begrenzt auf Kurzschlüsse und Unterbrechungen bei Netzen zwischen JTAG-kompatiblen Bauteilen. Schon bald jedoch wurden die Verfahren so erweitert, dass auch die Kommunikation mit Speicherbausteinen (SRAM, DRAM, DDRx, Flash NOR/NAND) möglich wurde, um sie zu testen und zu programmieren – selbst ohne die Nutzung der dort integrierten Testlogik.

Auf ähnliche Weise konnten diskrete Logik-Bausteine (Cluster wie Buslogik, I²C usw.) durch JTAG/Boundary-Scan getestet werden. Das Grundsystem hat durchaus seine Beschränkungen und mit der Notwendigkeit, Highspeed-Schnittstellen in LVDS-Technik (Low Voltage Differential Signals) zu testen, mussten die Möglichkeiten der ursprünglichen Richtlinie IEEE 1149.1 um zusätzliche Merkmale erweitert werden (IEEE 1149.6), um Highspeed-Pulse für AC-gekoppelte Netzwerke zu generieren. Darüber hinaus bedienen sich die Anbieter von JTAG-Werkzeugen der Kernfunktionalitäten der Bauteile an sich. Da zahlreiche Prozessoren JTAG nutzen, um auf On-Chip-Debug-Eigenschaften zugreifen zu können, lässt sich diese Fähigkeit auch für Testzwecke einsetzen. Das heißt, dass innerhalb eines typischen SOCs (System-On-Chip), das z. B. einen ARM-Prozessorkern, eingebettete Peripherie-Funktionen wie DDR-Controller, PHY und AD/DA-Wandler enthält, alle Komponenten über den JTAG-Port erreicht und gesteuert werden können. Diese Möglichkeit lässt sich für Test- und Programmierzwecke ausnutzen.

Auch wenn der Testprozess häufig aus dem Fokus gerät oder gar als Prozess ohne Mehrwert betrachtet wird, bleibt er doch eine Notwendigkeit, um ein bestimmtes Produkt-Qualitätsniveau aufrechtzuerhalten und die Produktionsprozesse unter Kontrolle zu halten. So, wie die extensive Produktintegration bedeutet, dass Logikelemente tiefer in den Prüfling eingebettet werden, gilt das Gleiche für die Testfähigkeiten. JTAG bietet eine ideale Möglichkeit, heute und in naher Zukunft den Testzugriff auf Strukturen zu erleichtern.