Zuken und XJTAG, ein Unternehmen für Boundary-Scan- und DFT-Technologien, haben im Rahmen einer Partnerschaft ein Design-for-Testability(DFT)-Tool entwickelt, das die Zuken-Software CR-8000 um eine leistungsfähige Testmethodik bei der Schaltplaneingabe erweitert. Das Tool basiert auf dem DFT Assistant von XJTAG und wird dann als kostenfreies Plugin für Anwender von CR-8000 Design Gateway verfügbar sein. Die Software ist eine native 3D-Entwicklungsplattform für das produktzentrische Design von Leiterplatten und unterstützt die Architektur-Definition, das systemübergreifende Multi-Board-Layout, das Co-Design von Chip, Package und Leiterplatte sowie das MCAD-Co-Design in 3D. Sie ist das Paket für die Entwicklung elektrischer Schaltungen und die Prüfung elektronischer Designs.
Prüfung von JTAG-Netzen
Moderne Leiterplatten sind zunehmend komplexer. Daher ist der Zugang zu Pins zur Fertigungsprüfung bei hochintegrierten Bausteinen wie Ball Grid Arrays (BGA) oft schwierig. Mit JTAG wird der Zugang zu Testzwecken nun deutlich einfacher. Optimierte JTAG-Designs wirken sich somit auch positiv auf den ROI aus. Entfällt die Optimierung der JTAG-Testabdeckung früh in der Entwicklungsphase, können die Fertigungskosten steigen. Unter Umständen muss sogar das gesamte Board-Design neu erstellt werden. Der DFT Assistant hilft bei der Validierung der richtigen JTAG-Verbindungen und zeigt den Zugriff zu Boundary-Scans und die Abdeckung im Schaltplan mittels einer vollständigen Integration in CR-8000 Design Gateway an.
Dazu Simon Payne, CEO von XJTAG: „Wir sind stolz, zu den Technologiepartnern von Zuken zu gehören. Damit die Testabdeckung optimal und mit so wenig Testpunkten wie möglich erfolgen kann, muss die Testbarkeit bereits früh in der Entwicklungsphase eingeplant werden. Der JTAG-Zugang während der Schaltplanentwicklung unterstützt die Anwender dabei optimal. Mithilfe des XJTAG Design-for-Testability Assistant für CR-8000 Design Gateway von Zuken kann der Testzugang in der gesamten Entwicklung leicht eingesehen werden. Die Ingenieure können so sämtliche Tests bereits vor der Fertigung der Leiterplatten deutlich optimieren.“
Auch Bob Potock, Vice President Marketing bei Zuken USA, Inc., ist begeistert: „Dank der Boundary-Scan-Technologie und dem XJTAG Design-for-Testability Assistant können Entwickler die Testabdeckung schon bei der Schaltplaneingabe erstellen, optimieren und messen. Für unsere Kunden bedeutet das bessere Testergebnisse und somit höhere Produktionserträge und geringere Kosten.“
www.zuken.com und www.xjtag.com/zuken
