20-nm-Produkte der nächsten Generation

Altera präsentiert mehrere entscheidende Innovationen für seine nächste Generation von 20-nm-Produkten. Um die sogenannte „Silicon Convergence” weiter zu forcieren, bietet man Anwendern eine ultimative Systemintegrationsplattform, die die Hardwareprogrammierbarkeit von FPGAs mit der Softwareflexibilität von digitalen Signalprozessoren und Mikroprozessoren zusammen mit der Leistungsfähigkeit von anwendungsspezifischer Hard-Intellectual-Property (IP) kombiniert. Die Architektur-, Software- und Prozess-Innovationen, die das Unternehmen bei 20 nm einführt, ermöglichen die Entwicklung verbesserter Mixed-System-Strukturen, die neue Maßstäbe bezüglich Performance, Bandbreite, Integration und Energieeffizienz setzen. Die 20-nm-Mixed-System-Struktur umfasst die Integration von 40-GBit/s-Transceiver-Technologie, DSP-Block-Architektur der nächsten Generation mit variabler Genauigkeit und einer IEEE 754 Gleitkomma-Performance von über 5 TFLOPs sowie von heterogenen 3D-ICs, die FPGAs mit benutzerdefinierten HardCopy-ASICs oder eine Vielzahl von anderen Technologien wie Speicher, ASICs von Drittanbietern und optische Schnittstellen über eine innovative Hochgeschwindigkeits-Schnittstelle einbinden. Die 20-nm-Mixed-System-Struktur bietet beim Power-Management weitere Innovationen wie Adaptive-Voltage-Scaling, programmierbare Power-Technologien und optimierte Prozesstechnologien, mit denen die Leistungsaufnahme im Vergleich zur Vorgängergeneration um bis zu 60% reduzieren kann.

Die Entwicklung von heterogenen 20-nm-Systmen wird unterstützt durch eine vollständig ausgestatte High-Level-Designumgebung mit System-Level-Designtools, C-basierten Designtools und DSP-Entwicklungssoftware. Das Unternehmen wird auch in Zukunft seinen Schwerpunkt auf die Produktivität der Designer legen und seine Entwicklungs-Tools skalieren, um bei 20 nm die schnellsten Compilierungszeiten liefern zu können. „Designer von Kommunikations-, Netzwerk-, Broadcast- und Computer-Applikationen der nächsten Generation werden mit ständig steigendem Bedarf an größerer Bandbreite, höherer Performance und niedriger Leistungsaufnahme konfrontiert“, sagte Bradley Howe, Senior-Vice-President, Research and Development im Unternehmen. „Unsere Innovationen bei 20 nm erlauben es uns, hocheffiziente, hochflexible Mixed-System-Strukturen zu liefern, die dedizierte Schaltungen mit den neuesten 20-nm-FPGA-Prozesstechnologien verbinden. Das Ergebnis sind Bausteine, die die industrieweit höchste IC-Integration, Performance und Bandbreite bei der niedrigsten Leistungsaufnahme bieten.“

Die nächste Bausteingeneration wird die 20-nm-Prozesstechnologie von TSMC nutzen und einschließlich eines Hard-ARM-Prozessorsubsystems den höchsten Systemintegrationsgrad aufweisen. 20-nm-SoC-FPGAs stellen Anwendern einen Software-Migrationspfad von 28 nm auf 20 nm zur Verfügung. Gleichzeitig steigern sie die Performance des Prozessorsubsystems um 50%. Bei 20 nm wird das Unternehmen eine innovative Hochgeschwindigkeits-Chip-zu-Chip-Schnittstelle einführen, die mehrere „Dies“ in einem 3D-Gehäuse integriert. Mit dieser Schnittstelle wird man kundenspezifische heterogene 3D-Systeme anbieten können, die FPGAs mit benutzerdefinierten HardCopy-ASICs oder einer Vielzahl anderer Technologien einschließlich Speicher, ASICs von Drittanbietern und optische Schnittstellen kombinieren. Die Integration von FPGAs mit HardCopy-ASICs oder ASICs von Drittanbietern ermöglicht es, Bausteinlösungen zu liefern, die im Vergleich zu 28-nm-Produkten eine zehnfach höhere Systemintegration bieten. Die heterogenen 3D-ICs werden mit dem Chip-on-Wafer-on-Substrate- (CoWoS) Prozess von TSMC gefertigt. Mit diesen Bausteinen können Entwickler, die Systemintegration, Systemperformance und Produktdifferenzierung deutlich erhöhen und gleichzeitig Leistungsaufnahme, Platzbedarf und Kosten reduzieren. Derzeit arbeitet das Unternehmen bei seinen 20-nm-Produkten eng mit den Kunden zusammen und diskutiert mit ihnen die Produkt-Roadmaps.