Beteiligung und Interesse auf hohem Niveau

Axel Lindloff von DEK begann mit der Anwenderunterstützung seitens des Unternehmens bei der Einführung der bleifreien Fertigungstechnik. Die Bleifrei-Einführung hat Auswirkungen auf alle Prozessparameter, Maschinen und natürlich Materialien. Diese Anforderungen werden von den lokalen Applikationsspezialisten für die Anwender praktisch handhabbar gemacht. Harry Trip von Cobar erläuterte den Bleifrei-Prozess mit Schwerpunkt auf die Paste und dem nötigen Flussmittel. Einflussgrößen, die gute von schlechten Lötstellen substanziell unterscheiden, wurden aufgezeigt. Mit praktischen Hinweisen zur Verarbeitung und zum Prozess wurde nicht gespart. Karl Blöchel von Cyberoptics untersuchte anschließend die Kontrolle und Inspektion von Lotpaste als den wichtigsten qualitätsrelevanten Aspekt in der Fertigungslinie, denn 40 bis 70% aller SMT-Produktionsdefekte können auf den Auftrag und die Verarbeitung der Lotpaste zurückgeführt werden. Solche fertigungstypischen Fehler beeinflussen sowohl Zuverlässigkeit als auch Qualität der Elektronikprodukte entscheidend, so dass Defekte am Entstehungsort lokalisiert werden müssen, um sofort beseitigt zu werden. Karl-Peter Hauptvogel von Endress + Hauser schilderte die Möglichkeiten, die Backside-Reflow als Ersatz für herkömmliches Wellenlöten eröffnet. Bei Backside-Reflow erfolgt der Temperatureintrag auf der Rückseite der Leiterplatte, nicht direkt am Bauteil, ein wichtiger Faktor im Hinblick auf die Bleifrei-Pasten und deren höheren Liquidus. Erfahrungen zufolge konnten mit Backside-Reflow die Produktion einer doppelseitigen, gemischt bestückten Baugruppe von neun auf sieben Prozessschritte minimiert werden. Allerdings ist darauf zu achten, dass die Drähte der Komponenten auf der Rückseite nicht zu weit herausstehen. Das Unternehmen konnte bei seiner Fertigung je Baugruppe Einsparungen von 0,5 bis 1 Euro erzielen. Im Anschluss daran analysierte Thomas Oppert von Pactech die Anforderungen an den Lötprozess in Flip-Chip- und Wafer-Level-CSP (Chip Scale Package)-Techniken. Dabei steht natürlich das effiziente Waferbumping im Vordergrund, insbesondere durch Anwendung der Pastendruckverfahren, um den kostensensitiven hochvolumigen Märkten mit ihren erheblichen Wachstumsraten gerecht zu werden. Entscheidend ist hier, wie man die Metallisierung auf dem Silizium des Wafers herstellt, auf dem dann die eigentlichen Lothöcker aufgebracht werden. Ein anderes, zeitlich allerdings aufwändigeres Verfahren ist die Bestückung der Lotperlen auf dem Silizium mit schnellen Automaten. Dabei umgeht man den durch die Umschmelzung nötigen ersten Temperaturstress für Wafer und Material. Bernd Lange von LPKF referierte über die Anforderungen an die Druckschablonen für die Anwendung bei Wafer-Level-Packaging und Flip-Chip-Technik. Der Unterschied zu den üblichen SMT-Stencils liegt hier darin, dass die Dicke der Packaging Schablone wesentlich dünner ausfällt, da ja auch weniger Material für das Herstellen dieser Lotkügelchen auf dem IC-Substrat benötigt wird. Auch sind wesentlich mehr Öffnungen, die einiges enger beieinander liegen, herzustellen. Die Schablonen werden entweder galvanisch, oder per Laserschneiden gefertigt. Mit der Microcut-Technik können Radien bis hinunter zu 10 µ realisiert werden, womit sicher gestellt ist, dass auch sehr kleine Öffnungen fürs Waferbumping hergestellt werden können.

Workshops um Rework und Schablonen bzw. -druck rundeten das Programm ab. Nicht vergessen werden sollte auch der Vortrag von Dieter Porsche von Multek, der seine Besteigung des über 8000 Meter hohen Manaslu im Himalaya schilderte. Die hier deutlich werdende Analogie zu den stets höher wachsenden Anforderungen in der modernen Prozesstechnik zeigt, dass auch Anwender in ihrem Arbeitsgebiet immer höhere Berge der technischen Herausforderungen bewältigen müssen.

EPP 408