Startseite » Allgemein »

Flächeneinsparpotenzial genutzt

Starrflex-Leiterplatten-Design: Embedded Integration in 3D
Flächeneinsparpotenzial genutzt

Anzeige
Mit der erstmaligen Kombination unterschiedlicher Embedding-Technologien ist es der Wittenstein electronics GmbH, einer Tochtergesellschaft der Wittenstein AG, gelungen, eine hochintegrierte Starrflex-Leiterplatte für eine medizintechnische Anwendung in Form eines aktiven Implantates zu designen. Für die fertigungstechnische Umsetzung der Semi-Flex-Leiterplatte zeichnete sich die Würth Elektronik GmbH verantwortlich. Beide Unternehmen und deren gemeinsame Leiterplatten-Lösung wurden mit dem PCB Design Award 2012 ausgezeichnet.

Michael Matthes, Wittenstein electronics GmbH, Igersheim

Verliehen wurde der PCB Design Award vom Fachverband für Design, Leiterplatten und Elektronikfertigung (FED e.V.) im Rahmen seiner 20. Jahreskonferenz in Dresden. Mit dem ersten Platz in der Kategorie 3D / Bauraum wurden die Arbeiten des Unternehmens am Layout der Leiterplatte unter Berücksichtigung der Embedded Component Technologien (ECT) CHIP+ (ECT-µVia) und Lasercavity (ECT-Flip Chip), sowie die fertigungstechnische Umsetzung der hochkomplexen Baugruppe bei Würth Elektronik ausgezeichnet.
Den Ausgangspunkt der gemeinsamen Entwicklung stellte ein Auftrag der Wittenstein intens GmbH dar. Mit miniaturisierter Antriebstechnik für den Einsatz im menschlichen Körper setzt das Unternehmen in diesem Bereich der Medizintechnik mit dem voll implantierbaren Distraktionsmarknagel „Fitbone“ den Maßstab. Aktuell arbeitet das Unternehmen an einem neuartigen aktiven Implantat mit drahtloser Energie- und Datenübertragung. Um für die Elektronik des Implantats die erforderliche Platinen-Baugröße, Integrationsdichte und Zuverlässigkeit für den Einsatz im Körper zu erreichen, war die kombinierte Nutzung unterschiedlicher Embedding-Technologien erforderlich. Nur so konnte die extreme Miniaturisierung der zu entwickelnden Starrflex-Leiterplatte für den ebenfalls extrem limitierten Bauraum innerhalb des Projektes erreicht werden.
Gelungen ist Wittenstein electronics die geforderte Miniaturisierung durch Umsetzung verschiedener Designvorgaben. Beim Layouten galt es beispielsweise, komplexe Störkonturen u. a. des Akkus in enger Abstimmung mit dem Auftraggeber zu berücksichtigen. Steckverbinder mit großem Volumenbedarf mussten vermieden werden. Das EMV-Verhalten war zu berücksichtigen, da verschiedene Hochfrequenz-Quellen für die Energie- und Datenübertragung onboard platziert werden mussten. Der Anschluss von Sensoren und verschiedenen Aktoren musste Layout- und fertigungstechnisch ebenso bedacht werden wie die Entwicklung einer geeigneten Struktur für Programmierungen und Funktionstests auf dem späteren 2D-Bestückungsnutzen.
Bauteile: Potenziale zum Platzsparen genutzt
Im ersten Schritt des Layoutprozesses der Baugruppe im 3D-Bauraum wurde die benötigte Fläche für die Schaltung minimiert, indem Bauteile mit sehr geringer Baugröße gewählt wurden. Dabei galt es, die Betrachtung der Verlustleistung nicht außer Acht zu lassen. Zudem erfolgte eine Optimierung der elektronischen Schaltung, denn jedes Bauteil weniger verringert den Flächenbedarf und verbessert dabei gleichzeitig die Zuverlässigkeit der Baugruppe. Aus letztgenanntem Grund, aber auch aufgrund ihres Platzbedarfs, hat man jegliche Art von Steckverbindungen eliminiert und die Leiterplatte im Starrflex-Prinzip konzipiert. Hierbei werden zwei Schaltungsteile nicht mit Steckern, sondern mit einer flexiblen Leiterplattenfolie verbunden. Die Folie ist in den Lagenaufbau der so verbundenen Leiterplatten integriert. Bei dieser Technologie können Schaltungsteile und Anschlussbereiche für eine Batterie, eine Antenne oder die Sensorik und Aktorik des Endproduktes auf mehreren starren Bereichen platziert werden. Im konkreten Fall entstand eine 1F-5Ri-Leiterplatte mit einer flexiblen und fünf festen Layern. Bei der Fertigung wird dann später die Schaltung an den flexiblen Bereichen platzsparend gebogen, sodass eine kompakte 3D-Leiterplatte entsteht. Weitere, erhebliche Potenziale zur Miniaturisierung eröffnen sich bei den größten Bauteilen, den Integrated Circuits (IC). Da weder produktionstechnisch noch aus thermischen Gründen erforderlich, wurden beim Layout der Leiterplatte ein IC ohne Gehäuse berücksichtigt, ein sogenannter „Bare Die“ – der in diesem Falle nur 2,5×3,0mm misst. Dadurch reduzierte sich der Flächenbedarf für diesen zentralen Baustein um etwa 70%. Um das maximale Flächeneinsparpotenzial des Bare Die auszunutzen, wurde der Silizium-Chip aber nicht für das Drahtbonden auf die Baugruppe ausgelegt, sondern für die Flip-Chip-Montage im Thermokompressionsverfahren, die den größten Flächengewinn mit sich bringt. Diese direkte Anschlusstechnik hat zudem den positiven Effekt sehr kurzer Leitungslängen, was die Qualität der Schaltung in Bezug auf die Signalintegrität verbessert.
Höchste Integrationsdichte durch Embedding
Den entscheidenden Schritt zur Miniaturisierung der bestückten Leiterplatte auf Abmessungen von nur noch 39x25x7mm gelang durch die Weiterentwicklung des üblichen Multilayeraufbaus mit ober- und unterseitiger Platinenbestückung hin zum Embedding (Einbetten) aktiver und passiver Bauteile auf jeder prinzipiell möglichen Lage des Multilayers. In dieser Schaltung wurden durch das Verlegen des Chips und einiger Widerstände auf die Innenlagen der Leiterpatte ca. 20 bis 30% der Gesamtfläche gespart und damit der geforderte Miniaturisierungsschritt erfüllt. Bei künftigen Schaltungs- und Leiterplattenlayouts dieser Art lassen sich durch den konsequenten Einsatz der Embedded-Technologien 50% und mehr einsparen. Mit dem Release 16.5 des im Unternehmen verwendeten PCB Layout Systems Allegro PCB Designer des Herstellers Cadence können jetzt Bauteile auf jeder Zwischenlage platziert und ihre Fertigungsvorschriften durch die Vorgabe spezieller Design Rule Checks (DRC), z. B. der Abstände von Leiterbahnen zueinander, überwacht werden. Die eCAD-Software berücksichtigt dabei unterschiedliche Ansätze zur Integration aktiver und passiver Bauteile.
Mit dem Verfahren CHIP+ können sowohl aktive Bauelemente wie ICs als auch passive Bauelemente, z. B. Widerstände, fertigungstechnisch eingebettet – also embedded – werden. Für den Aufbau werden hierzu die einzubettenden Komponenten mit einem nicht leitfähigen Klebstoff, der als Dielektrikum dient, mit ihrer aktiven Seite „face down“ auf eine mit Passermarken vorstrukturierte Kupferfolie geklebt. Die Dicke des Dielektrikums lässt sich somit entsprechend der Anwendung anpassen. Im nächsten Schritt wird diese Kupferfolie zusammen mit Leiterplatten-Kernmaterial und vorimprägnierten Glasgeweben zu einem doppelseitigen Substrat gepresst. Anhand der Passermarken werden dann mittels Laser Kontaktierungen, sogenannte Microvias, auf die Metallisierung der Komponenten gebohrt. Abschließend wird der Chip durch die leiterplattenseitige Kupfergalvanik elektronisch angebunden.
Beim Embedding von Bauteilen mit Hilfe der Lasercavity-Technologie wird zunächst ätztechnisch oder mit dem UV-Laser die Kupfer-Oberfläche eines Multilayers geöffnet. Der nachfolgend zum Einsatz kommende CO2-Laser entfernt das Dielektrikum und schafft eine Aussparung im Leiterplatten-Substrat, die sogenannte Cavity. Hierin wird später der IC während des Multilayer-Laminierprozesses eingebettet. Gleichzeitig werden durch den Laser innenliegende Strukturen, z. B. Bondpads oder Leiterbahnen freilegt, die zur Ankontaktierung des ICs bzw. von anderen Bauteilen genutzt werden. Die passgenaue, druck- und spannungsfreie Integration der Komponenten in eine Lasercavity erfolgt fertigungstechnisch mit einem patentierten Thermokompressions-Bondverfahren. Hierbei wird ein anisotrop-leitfähiger Klebstoff in die Lasercavity eingebracht, in dem kleine Lotpartikel feinst verteilt eingearbeitet sind. In das Klebstoffdepot wird der IC eingesetzt. Unter definiertem Druck wird der IC über das Setztool kontinuierlich bis über die Liquidustemperatur der Lotpartikel aufgeheizt. Die im Klebstoff enthaltenen, fein verteilten Lötpartikel schmelzen dabei auf und verdrängen größtenteils die in dem engen Spalt zwischen Stud Bump (Golddraht, der über Drahtbondverfahren auf das IC-Pad aufgebracht und über dem Ball abgeschert wird, bzw. Goldkontakt, der galvanisch auf das IC-Pad aufgebaut wird) und Kontaktpad verbliebenen Reste des Klebers. Im selben Augenblick erfolgt die Lötung der Stud Bumps an den Pads – während parallel dazu der Kleber aushärtet und die Komponente zusätzlich in der Lasercavity fixiert wird.
Platinen-Design der kurzen Wege
Beim Layouten mit der eCAD-Software Allegro PCB Designer stellte sich heraus, dass ein Platzieren von Bauteilen innerhalb einer Leiterplatte neue, realistische Möglichkeiten eröffnet, die Schaltung in Bezug auf kleineren Bauraum und höhere Zuverlässigkeit weiter zu optimieren. Die peripheren Bausteine, die durch Designregeln nahe am Chip platziert werden sollen, müssen nicht mehr rund um das IC angeordnet sein – sie können jetzt auch unter und über dem eingebetteten Chip in nächster Nähe ihren elektrisch optimalen Platz finden. Dabei überwacht die Software verschiedene geometrische Parameter, die bei der Bearbeitung der Layer und der Platzierung der Bauteile berücksichtigt werden müssen, u. a. Abstände zwischen internen Bauteilen und der nächsten Lage, Stegbreiten und Minimalabstände benachbarter Cavities und Keepout-Bereiche für das Durchkontaktieren. Durch die Unterstützung der Layout-Software fand sich schnell eine optimale Anordnung der Bauteile, die extrem kurze Verbindungen zwischen den Bauteilen ermöglicht, die Signalintegritätsprobleme gar nicht erst aufkommen lässt und das EMV-Verhalten der gesamten Baugruppe optimiert.
Layout-Software managt Bauteile
CHIP+ und Lasercavity, Verwendung aktiver und passiver Bauteile – so vielfältig die Möglichkeiten sind, layouttechnische Restriktionen für die Verwendung von Embedded-Komponenten in Form von Designregeln gibt es dennoch. Eingetragen, verwaltet und überprüft werden sie im Constraint Manager des Allegro PCB Editors. Ausgehend von den Properties der Bauteile, d. h. ihren Eigenschaften, gibt es für die meisten Komponenten auch Beschränkungen, die es zu beachten gilt. Hierzu gehören u. a. die Zulässigkeit eines Bauteils auf einer Innenlage, die Platzierung auf der Lage, die Art der Anschlusskontaktierung des Bare Die und der passiven Bauteile – direkte Verbindung zu einer Kupferlage oder indirekte Verbindung über einzelne Vias – oder die Ausrichtung, d. h. „body up“ oder „body down“. Letzteres ist erforderlich, weil auf einer Innenlage die Bauteile zwar grundsätzlich auf beiden Seiten der Kupferlage kontaktiert werden können, durch den Herstellungsprozess jedoch nicht alle theoretischen Möglichkeiten auch praktisch umsetzbar sind. Hinzu kommt die Definition von Cavities, also Freiräumen, um die Embedded Components, die später in der Produktion mit Harz vergossen werden. Diese Cavities sind „Keep Out“-Bereiche für Signale und Durchkontaktierungen für das Routing auf bestimmten Lagen. Insgesamt sind die gesamte Designabsicht wie auch die speziellen Fertigungsregeln der Embedded-Komponenten in den Designdaten gespeichert und stehen im Allegro PCB Editor für spätere Redesigns oder weitere Revisionen zur Verfügung.
Enge Abstimmung
Für Würth Elektronik ist das von WIittenstein electronics entwickelte Leiterplatten-Design eines der komplexesten, welches bisher in deren Leiterplattenwerken hergestellt wurde. Möglich wurde die fertigungstechnische Umsetzung durch die enge Zusammenarbeit beider Unternehmen über die gesamte Designphase hinweg. So wurde u. a. der Lagenaufbau im Vorfeld sehr detailliert untereinander abgestimmt, sodass die Leiterplatte später gemäß dem festgelegten Design for Assembly (DFA) zu fertigen war und gleichzeitig die elektrischen Eigenschaften zur Schaltung passten. Weil der Aufbau der Leiterplatte bei der Verwendung von Embedded-Komponenten ein sequentieller Prozess ist, waren hier deutlich mehr mechanische Bearbeitungsschritte – insgesamt fast 30 – erforderlich. In den zwei inneren Leiterplatten-Cores wurden frühzeitig im Prozess diskrete Bauteile bestückt. In einem weiteren Fertigungsschritt wurden die beiden Kerne der Leiterplatte laminiert und verpresst. Dabei hatte der eine Kern dort eine Aussparung (Cavity), wo der IC auf dem anderen Kern aufgebracht wurde. Danach wurde der Bare Die mittels des Thermokompressionsverfahren in der Leiterplatte integriert. Als letzter Prozessschritt der Leiterplattenherstellung wurden die beiden Außenlagen aufgebracht, strukturiert und galvanisiert. Ein letzter Bestückungslauf für die SMD-Bauteile auf Ober- und Unterseite schloss den Herstellungsprozess der komplett bestückten Baugruppe ab.
Nutzen versus Wirtschaftlichkeit
Bei der realisierten Baugruppe handelt es sich um die Elektronikbaugruppe für ein aktives Implantat mit drahtloser Energie- und Datenübertragung sowie implantierbarem Energiespeicher. Der Einsatz im menschlichen Körper erforderte zwingend die möglichst weitgehende Miniaturisierung der Elektronikbaugruppe. Da zudem die Schaltung im eingebauten Zustand nicht mehr bzw. nur durch einen operativen Eingriff am Patienten zugänglich ist, muss sie eine hohe Zuverlässigkeit und damit sehr lange Lebensdauer mit einer geringen Ausfallwahrscheinlichkeit aufweisen. Vor diesem Hintergrund stand bei der Entwicklung, dem Layout und der Fertigung der Prototypen-Baugruppe der Kostenaspekt (noch) nicht an erster Stelle. Die Herausforderung war vielmehr, durch die erstmalige Kombination unterschiedlicher Embedding-Technologien eine extrem miniaturisierte und zugleich extrem ausfallsichere und somit zuverlässige Baugruppe zu realisieren.
Im Unternehmen wurden die Vor- und Nachteile des Gesamtsystems unter verschiedenen Aspekten intensiv mit herkömmlichen Technologien verglichen und beurteilt. Durch den Einsatz der neuen Embedding-Technologie entstehen auf der einen Seite gewisse Mehrkosten, ohne den vorgegebenen Kostenrahmen zu sprengen. Dafür aber wurde die Zuverlässigkeit der Baugruppe verbessert und der Platzbedarf erheblich reduziert. Das letztlich entscheidende Argument für die positive Beurteilung dieses Projektes war aber, dass ohne diese Technologie der gewünschte Funktionsumfang unter den durch das Projekt vorgegebenen Platzverhältnissen nicht hätte integriert werden können.
Die Gesamtbetrachtung fällt damit für alle beteiligten Unternehmen äußerst positiv aus, vor allem aber für den Auftraggeber, für den die Herausforderungen bei der Entwicklung des aktiven Implantates ohne den Einsatz dieser neuen Technologie nicht im vorgegebenen Bauraum lösbar gewesen wären und – wie der PCB Design Award 2012 beweist – auch aus Sicht des Fachverbandes für Design, Leiterplatten und Elektronikfertigung. Für das Unternehmen ergeben sich aus der Entwicklung heraus zahlreiche Einsatzmöglichkeiten auch für den industriellen Einsatz dieser neuen Art von Leiterplatten, z. B. für eine höhere Integration von Gebersystemen in Motoren oder die Einbettung intelligenter Sensorik in Getrieben.
www. wittenstein.de
Anzeige
Schlagzeilen
Aktuelle Ausgabe
Titelbild EPP Elektronik Produktion und Prüftechnik 11
Ausgabe
11.2020
LESEN
ABO
Newsletter

Jetzt unseren Newsletter abonnieren

Webinare & Webcasts

Technisches Wissen aus erster Hand

Whitepaper

Hier finden Sie aktuelle Whitepaper

Videos

Hier finden Sie alle aktuellen Videos

Anzeige
Anzeige

Industrie.de Infoservice
Vielen Dank für Ihre Bestellung!
Sie erhalten in Kürze eine Bestätigung per E-Mail.
Von Ihnen ausgesucht:
Weitere Informationen gewünscht?
Einfach neue Dokumente auswählen
und zuletzt Adresse eingeben.
Wie funktioniert der Industrie.de Infoservice?
Zur Hilfeseite »
Ihre Adresse:














Die Konradin Verlag Robert Kohlhammer GmbH erhebt, verarbeitet und nutzt die Daten, die der Nutzer bei der Registrierung zum Industrie.de Infoservice freiwillig zur Verfügung stellt, zum Zwecke der Erfüllung dieses Nutzungsverhältnisses. Der Nutzer erhält damit Zugang zu den Dokumenten des Industrie.de Infoservice.
AGB
datenschutz-online@konradin.de