Flip-Chip-Montage statt Bonden

Riet Labie, Eric Beyne, Rita Vanhoof,Mia Honore, IMEC, Leuven, Belgien, und Steven Berteen, CS2, Zaventem, Belgien

Silizium-Dies werden mit einer Umverteilungs-Struktur in Ni/Au auf Wafer-Ebene versehen. Üblicherweise sind dafür vier Lagen notwendig: Dielektrikum-Schicht zum Isolieren, Umverteilungs-Leiterbahnen, zweite Isolierung und Untermetallisierung des Lotpunktes (UBM = underbump metallisation).Mit der neu entwickelten Technologie lässt sich die Anzahl der notwendigen Masken von vier auf drei verringern. Als Hauptvorteil der neuen Methode gelten nicht nur die verringerte Maskenzahl, sondern auch eine reduzierte Prozess-Komplexität. Abschließend werden die Wafer durch Schablonendruck mit Lotpunkten versehen.

Mit Flip-Chip-Verbindungen lassen sich gegenüber der herkömmlichen Drahtbond-Technik kleinflächigere und flachere Gehäuse (CSPs) erzielen. Außerdem ist die Umsetzung randständiger Anschlüsse in ein Flächen-Array möglich. Dies kann entweder für eine höhere Anschlußzahl oder für vergrößerte Anschlußabstände genutzt werden. Über diese geometrischen Parameter hinaus bietet die Flip-Chip-Montage wegen der kürzeren Verbindungen bessere Hochfrequenz-Eigenschaften und gesteigerte Zuverlässigkeit. Die Ermüdungsfestigkeit steigt ebenfalls, wenn ein standardmäßiges peripheres Array in ein Flächen-Array (bei gleicher Anschlusszahl) umverteilt wird. Da die thermische Streßbelastung vom Abstand der Lötpunkte zum Mittelpunkt des Chips abhängt, ist es besser, die Bond-Flächen als Flächen-Array anzuordnen.

Eine große Zahl von Chips werden immer noch für herkömmliches Draht-Bonden entworfen. Daher sind einige zusätzliche Verarbeitungsschritte auf Wafer-Ebene notwendig, um die Dies für eine Flip-Chip-Montage vorzubereiten. Darüber hinaus ist auf dem Träger-Substrat ein entsprechendes Anschlussmuster notwendig. Die Bond-Flächen sind daran mit einer lötbaren Untermetallisierung der Lotpunkte (Bumps) auszurichten, die in Kupfer, Cu/Ni oder Ni/Au ausgeführt sein kann. Mit der hier vorgestellten neuen Methode werden die Umverteilungs-Leiterbahnen mit der Untermetallisierung der Lotpunkte kombiniert. Aus diesem Grunde reduziert sich die Anzahl der Masken von vier auf drei.

Welche Technik zur Aufbringung der Lotpunkte zum Einsatz kommt, hängt von den erforderlichen Abständen, der Anzahl der E/As und den zulässigen Kosten ab. Für hohe Pinzahlen bieten sich Hochgeschwindigkeits-Techniken wie Drucken an, während Anwendungen mit wenigen Lötpunkten auf billigere Techniken, wie Draht-Bonden zurückgreifen müssen.

Ausgangspunkt der Umverteilungs-Technik ist ein Wafer, der zum Draht-Bonden vorgesehen ist: Bond-Flächen aus Aluminium und eine Passivierungsschicht. Auf der Oberseite des Wafers wird nun eine 5 µm dünne Schicht aus negativem BCB (Benzocyclobuten) durch Spin-Coating aufgebracht. Dies schützt den Wafer vor Beschädigungen während der weiteren Bearbeitung und isoliert die aktiven Bereiche (Schritt 1 im Bild).

Zur Verbindung der vorhandenen Aluminium-Bond-Pads mit den Umverteilungs-Leiterbahnen sind zylindrische Löcher in die BCB-Schicht einzubringen. Dies erfolgt mit photolithographischen Techniken und erfordert damit die erste Maske. Danach wird der gesamte Wafer erhitzt, um die BCB-Schicht zu stabilisieren (Schritt 2).

Im nächsten Schritt 3 wird eine 2 µm dünne Ti/Cu-Schicht aufgesputtert, die als Ausgangslage für die Ablagerung der Nickel-Umverteilungs-Leiterbahnen dient. Titan sorgt dabei für eine bessere Haftung zwischen der BCB-Schicht und der Metallisierung. Um die Leiterbahnen voneinander zu isolieren, wird ein positives Resist aufgebracht (Schritt 4). In einem zwei-ten lithographischen Schritt 5 erfolgtdas Wegätzen der überflüssigen Ti/Cu-Flächen.

Die eigentlichen Umverteilungs-Leiterbahnen entstehen mittels einer stromlosen Ni/Au-Ablagerungstechnik. Da sich Ni-ckel nur an Metall anlagert, bleibt das BCB davon unbedeckt (Schritt 6). Danach wird eine zweite negative BCB-Lage aufgebracht (Schritt 7) und die Flächen für die Bond-Pads mit einer photolithographischen Technik freigelegt (Schritt 8). Diese Lage isoliert die Leiterbahnen und wirkt als Lötmaske. Im abschließenden Schritt 9 werden die Lotpunkte aufgebracht. Dazu dient eine eutektische Sn/Pb-Lotpaste mit einer Teilchengröße von 20 bis 25 µm, deren Reflow im Vakuum erfolgt. Zum Schluss sind nur noch die Flux-Rückstände und eventuelle Lotreste zu entfernen.

EPP 186