Startseite » Allgemein »

Lotbälle – bleifrei und strahlungssicher

Entwicklung von Lotlegierungen für Flip-Chip-Anwendungen
Lotbälle – bleifrei und strahlungssicher

Mit dem Vordringen der Flip-Chips und Gehäuse auf Wafer-Ebene in ein immer breiteres Produktspektrum müssen die Lieferanten der Verbindungstechnik in der Lage sein, Lot-Bumps und Lotbälle zu liefern, die angepasste Materialeigenschaften für gegebene Anwendungen bieten. An der Entwicklung und Einführung bleifreier Lotlegierungen arbeitet die Elektronikindustrie derzeit sehr intensiv. Ein zweiter, damit zusammenhängender Bereich der Legierungsentwicklung zielt auf Lote mit niedriger Emission von Alpha-Teilchen.

Deborah Patterson, Kulicke & Soffa, USA

Flip-Chip-Technologies (FCT) arbeitet derzeit eng mit Schlüsselkunden aus der Gerätefertigung und Verbänden zusammen, um diese besonderen Lotmaterialien zu entwickeln und zu qualifizieren. Eine bleifreie Lotlegierung soll qualifiziert werden. Die erste Lotlegierung mit niedriger Emission von Alpha-Teilchen ist im zweiten Halbjahr 1999 qualifiziert worden und wird derzeit in die Produktion eingeführt.
Bleifreie Lotlegierungen
Das Programm für bleifreie Lotlegierungen betrifft zunächst umweltkritische Geräte, aber auch Einbauten mit niedriger Alpha-Teilchen-Emission. Vor dem Hintergrund der grünen Bewegung in der Elektronikindustrie werden Umwelt-Gesichtspunkte stärker berücksichtigt. Beispielsweise die Tatsache, dass bleihaltiges Material, wie etwa Sn/Pb-Lote, letztlich auf Müllhalden landet. Von dort kann Blei möglicherweise in das Grundwasser vordringen, wo es eine potentielle Gesundheitsgefährdung jetziger und künftiger Generationen darstellen kann. Vor diesem Hintergrund hat die Europäische Union beschlossen, Blei aus der Elektronik bis 2008 zu verbannen. In ähnlicher Weise wirkt Japan darauf hin, Blei in elektronischen Produkten zu eliminieren. Bereits heute fertigen und vermarkten japanische Firmen verschiedene bleifreie Consumer-Produkte. So plant Sony, jeweils ein Modell seiner Fernsehgeräte, Camcorder, PCs und anderer Produkte in einer bleifreien Version anzubieten. Der Konkurrenzdruck wird auch die Elektronikindustrie der USA dazu zwingen, Materialien und Assemblierungsmethoden zu entwickeln, die diese globale Bewegung unterstützen. Bleihaltige Lote wurden von Anbeginn an in elektrischen Geräten verwendet und eine große Fertigungsinfrastruktur unterstützt diese Legierungen. Eutektische Sn/Pb-Lote (63 zu 37 Gewichtsprozente) besitzen wünschenswerte Eigenschaften, wie niedrigen Schmelzpunkt, hohe Festigkeit, Dehnbarkeit, Widerstand gegen Materialermüdung und gute elektrische Eigenschaften. Außerdem sind eutektische Sn/Pb-Lote billig. Bleifreie Ersatzlegierungen werden ähnliche Produkteigenschaften und Integrität aufweisen müssen. Auf der anderen Seite werden diese Legierungen das Wachstum einer neuen und umfassenden Fertigungsbasis beflügeln. Der Hersteller führte das erste bleifreie Material 1999 unter dem Namen LF1 (Kurzbezeichnung für Lead Free #1) ein. LF1 ist eine SnAgInCu-Legierung, welche aus über 20 Materialien ausgewählt wurde, nachdem thermische Wechselbelastungstests zeigten, dass LF1 dem eutektischen Sn/Pb-Loten um den Faktor 1,5 überlegen war: Bild 1 zeigt die Weibull-Lebenskurve von LF1 verglichen mit eutektischen Sn/Pb-Lot-Legierungen. LF1 wurde zur Bewertung bei OEM-Alpha-Kunden aus den Bereichen Telekommunikation und Computer eingesetzt. Während der zweiten Hälfte des Jahres 1999 zeigte sich aller-dings, dass die Consumer-Elektronik eher SnAgCu-Legierungen favorisieren würde. Um diese Hauptströmung mitzugestalten, wurde unter dem Namen LF2 eine SnAgCu-Legierung entwickelt, die Ende dieses Jahres eingeführt werden soll. Für die Qualifizierung von Flip-Chip-Technik mit LF2-Verbindungen wurden OEMs aus dem Bereich Telekommunikation als Alpha-Tester gewonnen. In der Tabelle sind Zusammensetzung und Schmelzpunkte der Lotlegierungen LF1 und LF2 sowie des eutektischen Sn/Pb-Lots aufgelistet.
Technische Randbedingungen
Der niedrige Elastizitätsmodul bleihaltiger Lote bietet eine gesteigerte Dehnbarkeit des Materials. Eutektische Sn/Pb-Lote zeigen darüber hinaus gute Zuverlässigkeit unter verschiedensten Einsatzbedingungen. Heute weiß man noch nicht viel darüber, wie sich bleifreie Lote verhalten, wenn sie für BGA (Ball-Grid-Array)- oder Flip-Chip-Anwendungen verwendet werden. Anders als bei konventionellen SMT-Gehäusen gibt es hier keinen Anschlussrahmen, der mechanische Spannungen zwischen Silizium und Substrat absorbieren kann. Die Flip-Chip-Bumps oder Chip-Scale-Package-Lotpunkte (CSP) stellen die einzigen nachgiebigen Elemente in der Verbindungsstruktur dar. Das steifere SnAgCu-Lot muss darum in der Lage sein, die Spannungen des Assemblierungsprozesses und des nachfolgenden Feldeinsatzes aufzunehmen, ohne durch unvorhersagbare Mechanismen auszufallen. Die Ermüdungslebensdauer von Lotpunkten konnte traditionell gut mit den Coffin-Manson-Modellen vorhergesagt werden und ein geeignet verarbeiteter, eutektischer Sn/Pb-Lotpunkt fällt innerhalb der Lotmasse aus. Dagegen können bei den steiferen bleifreien Legierungen unvorhergesehene Ausfallmechanismen, wie Silizium-Bruch, Zerstörung der dielektrischen Zwischenschicht oder Abheben der Anschluss-Pads von der Platine, auftreten. Aus diesem Grunde ist es nötig, umfangreiche Zuverlässigkeitstests durchzuführen, bei denen es besonders darauf ankommt, Mechanismen, die zum Ausfall führen können, genauer zu studieren. Es ist zu erwarten, dass bleifreie Lote einen größeren Widerstand gegen Elektromigration und eine geringere Verbrauchsrate für UBM (Under-Ball-Material) innerhalb der Bump-Struktur zeigen werden. Zur Untersuchung dieser Eigenschaften ist einer der Prüflinge bei den Alpha-Testern ein Mikroprozessor für Server der gehobenen Leistungsklasse. Die LF2-Lotpunkte werden auf dieses Bauteil aufgebracht und gegen bisherige Produktanforderungen getestet. Es ist bis jetzt nicht bekannt, ob herkömmliche beschleunigte Zuverlässigkeitstests für diese neuen Materialsysteme auch gültige Aussagen über Ausfallmechanismen liefern. Beim Einbau bleifreier Flip-Chips muss auch auf passende Flussmittel, Unterfüllung, Temperaturprofil und Endbehandlung der Pads für die Assemblierung geachtet werden. Viele Unternehmen nutzen diese Gelegenheit, um alternative Pad-Endbehandlungen, wie Tauchverzinnung, zu entwickeln und zu qualifizieren. Bild 3 zeigt den Querschnitt durch einen LF2-Lotpunkt, montiert auf einer FR4-Platine. Der Hersteller arbeitet mit seinen Alpha-Testpartnern eng zusammen, um die Wechselwirkung von Platinen-Metallurgie und Lötmaskenmaterial mit neuen bleifreien Lotsystemen zu verstehen und fertigungstechnisch in den Griff zu bekommen.
Legierungen mit niedriger Alpha-Emission
Als zweites Beispiel für eine Sonderlegierung kann das sogenannte Low-Alpha-Particle-Lot gelten. Als Alpha-Teilchen bezeichnet man den zweifach positiv geladenen Kern eines Helium-Atoms. Die Ionisationsenergie dieser Teilchen reicht aus, um Soft-Errors in empfindlichen Halbleiter-Bauteilen hervorzurufen, bei denen ein Bit von 0 auf 1 oder umgekehrt kippt. Alpha-Teilchen entstehen beim Zerfall radioaktiver Isotope. Zu den natürlich vorkommenden Quellen für Alpha-Teilchen gehören die Zerfallsreihen von Uran 92U238, Thorium 90Th232, Polonium 84Po210 und die Bleiisotopen 82Pb212 und 82Pb210. Diese radioaktiven Bestandteile finden sich in Gehäusematerialien, wie Keramik, Aluminium-IC-Verbindungen, bleihaltigen Lot-Legierungen und Unterfüllungen. Bezogen auf das Flip-Chip-Design enthalten die Bleianteile der Lot-Bumps das Isotop 82Pb210 und andere Spurenelenente aus der Uran- oder Thorium-Zerfallsreihe. Die folgende Zerfallsreihe verdeutlicht das Entstehen eines Alpha-Teilchens: 82Pb210 Õ 83Bi210 + b- Õ 84Po210 + b- Õ 82Pb206 + 2a4. Die Startenergie dieses Teilchens kann von 4 MeV bis 9 MeV reichen, bei einer Spurlänge im Material von 56 µm. Ein energiereiches Alpha-Teilchen von 8 MeV kann bis zu 2,5 x 106 Elektronen/Löcher-Paare erzeugen und damit das Kippen eines Bits durch Erhöhung der Kapazität eines Transistoranschlusses bewirken. Bild 4 verdeutlicht den Weg eines Alpha-Teilchens von der Oberfläche eines Lotpunktes durch einen Transistor. Ob eine integrierte Schaltung anfällig für Soft-Errors ist, hängt von mehreren Faktoren ab:
  • 1.Von der Energiemenge, die nötig ist, um einen Zustand zu ändern. So reagieren 0,15-µm-Geometrien wesentlich empfindlicher auf Soft-Errors als 0,35-µm-Geometrien, da die Anschlüsse weniger Ladung zur Zustandsänderung benötigen.
  • 2.Von der Transistordichte innerhalb des Bauteils. So sind beispielsweise 0,18-µm-Geometrien empfindlicher gegenüber Soft-Errors als 0,25-µm-Strukturen, weil die Trefferwahrscheinlichkeit höher liegt.
  • 3.Von der zeitbezogenen Failure-in-Time-Rate (FIT), wobei die Anzahl der FITs unterhalb einer Akzeptanzschwelle für eine gegebene Applikation liegt.
Da die FIT-Rate direkt von der Anzahl der ausgeführten Anweisungen abhängt, die Trefferwahrscheinlichkeit eines Alpha-Teilchens niedrig und eine Zustandsänderung selten auftritt, werden viele Anwendungen durch das Auftreten von Alpha-Teilchen nicht besonders beeinflusst. Die Anforderungen nach wenig oder theoretisch null Alpha-Teilchen kommen von anspruchsvollen Anwendungen, die präzises, kontinuierliches Verarbeiten über mehrere Komponenten verlangen, die über Netzwerke miteinander gekoppelt sind. Beispiele derartiger Anwendungen kommen aus dem Bankenbereich, wo tausende Rechner weltweit vernetzt sind und Millionen Transaktionen simultan verarbeiten. Bisher wurde das Soft-Error-Problem durch ein bestimmtes Maß an Hardware- oder Software-Redundanz angegangen. So können zwei Mikroprozessoren auf der Platine jeden Befehl für sich ausführen, deren Ergebnisse dann im Lockstep-Betrieb miteinander verglichen werden. Sollte ein Soft-Error auftreten, dann unterscheiden sich die Ergebnisse und die gleiche Operation wird beispielsweise einfach wiederholt. Dieses Vorgehen erfordert redundante Hardware wie auch zusätzliche Software zur Ablaufsteuerung des Vorgangs. Zusätzliche Schaltungstechniken, wie Keep-Out-Zonen, Anschlüsse hoher Kapazität, hohe Treiberströme und Mehrheitsentscheidungs-Schaltungen lassen sich in Mikroprozessoren oder Anwendungsspezifische Schaltungen (ASICs) einbauen. Allerdings kann damit der Chip größer werden und in der Folge auch die Kosten steigen. Das ganze Problem wird dadurch nicht einfacher, dass Mikroprozessoren der oberen Leistungsklasse und ASICs über derart viele Ein-/Ausgänge verfügen, dass eine Flächenarray-Verbindungstechnik nötig wird. In der Folge müssen dann die Lötpunkte auch in der Nähe empfindlicher Zellen auf dem Chip (zum Beispiel eingebettetes RAM) platziert werden. Bei derartigen Anwendungen ist ein Flip-Chip-Design gefordert wegen: kurzen Signalleitungen für optimale elektrische Kennwerte und großer Anzahl von Masse- und Versorgungsleitungen, um komplexe Schaltungsentwürfe zu unterstützen.
Wenn diese Anschlüsse nur in Reihen am Rande des Gehäuses möglich wären, dann würde der Baustein größer werden, als von seiner Funktion her erforderlich. Flächenarrays sind daher der beste Weg zur Verbindung derartiger Chips mit der Außenwelt. Da für bestimmte ICs wegen ihrer Leistungsanforderungen eine Flip-Chip-Montage erforderlich ist, hat man sich des Themas „Alpha-Teilchen-Emission im Flächenarray-Verbindungsaufbau“ angenommen und hier besonders der Löt-Bump-Verbindung. Dabei kommt es darauf an, dass die Emission von Alpha-Teilchen auf ein Maß reduziert wird, das die gegebene Applikation verträgt. Zu diesem Zweck ist ein emissionsarmes Lot entwickelt und qualifiziert worden. Es gibt nicht mehr als 0,02 Alphateilchen pro Stunde und Quadratzentimeter ab, was man abhängig von der Anwendung und ihrem Design in eine bestimmte Soft-Error-Rate umrechnen kann. Dieses Speziallot lässt sich aus Blei herstellen, das sehr alten, natürlichen Lagerstätten entstammt oder synthetisch durch Laser-Isotop-Verarbeitung erzeugt werden kann. Entwicklungsvorhaben der nächsten Generation wünschen sich „theoretisch null“ Alpha-Teilchen pro Stunde und Quadratzentimeter. Hier ist zu überlegen, ob dann nicht die kosmische Strahlung zum bestimmenden Faktor wird. Zur Erinnerung: Neutronen verfügen über Energien im Bereich zwischen 1 bis 500 MeV. Hierbei wird eng mit den Zulieferern zusammengearbeitet, um das niedrigste Maß für alpha-emittierende Lote zu definieren, welche sich auch wirtschaftlich produzieren lassen. Da sich mit vorhandenen Messgeräten nur Alpha-Teilchen-Raten oberhalb von 0,002 bis 0,004 pro Stunde und Quadratzentimeter messen lassen, muss ein elementares Reinheitsmaß (in ppb, entspricht Teile pro Milliarde) für jedes Bestandteil der Lot-Legierung festgelegt werden. Dieses Reinheitsmaß korreliert dann mit einer entsprechenden Emissionsrate. Bei der „theoretisch null“-Lotlegierung dürfte es sich kaum um eine bleihaltige Verbindung handeln. Tatsächlich gibt es gewichtige Argumente dafür, dass „theoretisch null“ alpha-emittierende Lote auf bleifreien Legierungen basieren sollten:
Es sollten nur Elemente betrachtet werden, die als Quelle von Alpha-Strahlung nicht in Betracht kommen.
Für Legierungs-Bestandteile mit sehr niedriger Verunreinigung ist es möglich, hochreine Versionen zu fertigen. Hier sind derzeit Sn, Ag und Cu verfügbar.
Bestimmte Ausrüstungen und angepasste Verarbeitungsprozeduren für bleifreies Material lässt sich für die Infrastruktur des Lieferanten definieren.
Korrelation der Alpha-Emission zur Materialreinheit bietet die quantitative Bestimmungsgröße für eine auf anderen Wegen nur schwer messbare Anforderung.
Der Gebrauch von bleifreien Lotlegierungen für Mikroprozessoren der oberen Leistungsklasse und ASICs kann den Komponenten auch noch weitere Vorteile verschaffen. Anlässlich des Entwurfs und Tests der neuen Legierungen besteht nämlich die Chance, auch die wachsende Nachfrage nach Härte gegen Elektromigration, Steuerung der intermetallischen Verbindungen und verbesserte Temperaturfestigkeit gleich mit einzubringen.
Zusammenfassung
Der Trend der Elektronik-Industrie zu bleifreien Loten bietet die Möglichkeit, metallurgische Systeme zu entwickeln, die höhere Zuverlässigkeit bieten als eutektische Sn/Pb- oder stark bleihaltige Lote. Allerdings ist vieles noch nicht bekannt und es ist noch viel interdisziplinäre Zusammenarbeit nötig, um diese Legierungen für Flip-Chip- und CSP-Einbauten gebrauchstauglich zu machen. FCT hat es sich zur Aufgabe gemacht, ständig neue Technologien für die Anforderungen der nächsten Generation zu entwickeln und einzusetzen. Die bleifrei- und Low-Alpha-Lotprogramme sind gute Beispiele für die konsequente Entwicklung dieser Kerntechnologien.
EPP 192
Unsere Webinar-Empfehlung
INLINE – Der Podcast für Elektronikfertigung

Doris Jetter, Redaktion EPP und Sophie Siegmund Redaktion EPP Europe sprechen einmal monatlich mit namhaften Persönlichkeiten der Elektronikfertigung über aktuelle und spannende Themen, die die Branche umtreiben.

Hören Sie hier die aktuelle Episode:

Aktuelle Ausgabe
Titelbild EPP Elektronik Produktion und Prüftechnik 1
Ausgabe
1.2024
LESEN
ABO
Newsletter

Jetzt unseren Newsletter abonnieren

Webinare & Webcasts

Technisches Wissen aus erster Hand

Whitepaper

Hier finden Sie aktuelle Whitepaper

Videos

Hier finden Sie alle aktuellen Videos


Industrie.de Infoservice
Vielen Dank für Ihre Bestellung!
Sie erhalten in Kürze eine Bestätigung per E-Mail.
Von Ihnen ausgesucht:
Weitere Informationen gewünscht?
Einfach neue Dokumente auswählen
und zuletzt Adresse eingeben.
Wie funktioniert der Industrie.de Infoservice?
Zur Hilfeseite »
Ihre Adresse:














Die Konradin Verlag Robert Kohlhammer GmbH erhebt, verarbeitet und nutzt die Daten, die der Nutzer bei der Registrierung zum Industrie.de Infoservice freiwillig zur Verfügung stellt, zum Zwecke der Erfüllung dieses Nutzungsverhältnisses. Der Nutzer erhält damit Zugang zu den Dokumenten des Industrie.de Infoservice.
AGB
datenschutz-online@konradin.de