Mentor Graphics hat Infineon durch Einführung von auf SystemVerilog(SV)-basierende Methoden erfolgreich bei der Optimierung der Leistungsfähigkeit und Effektivität ihres Verifikationsprozesses unterstützt. Die Basis hierfür bilden die funktionalen Verifikationslösungen von Mentor, Eckpfeiler der neuen Verifikationsumgebung ist die funktionale Verifikations-Plattform Questa. Zusammen mit etablierten Methoden, verbessern die mit der Questa-Plattform verbundenen Technologien den Verifikationsprozess.
„Infineon stand vor der Herausforderung dafür zu sorgen, dass komplexe Designs, die mehrere Zeitzonen und verschiedene Teams umspannen, in einem engen Zeitplan abgeschlossen werden. Wir wussten im Voraus, dass wir das Beste aus jedem Verifikationszyklus herausholen mussten, um unser Ziel zu erreichen“, sagte Hartmut Hiller, Vice-President, Design Methodologies & Implementation bei Infineon. „Gemeinsam mit Mentor haben wir unsere Verifikationsumgebung weiter verbessert. Diese Umgebung erlaubt in jeder Phase des Prozesses die elektronische Zuordnung der Verifikationsanforderungen und verknüpft formale Ergebnisse, Low-Power-Resultate, Simulationsergebnisse und Coverage-Informationen in einer einzigen Datenbank.“
Um die Arbeit zu erleichtern, unterstützte Mentor das Unternehmen bei der Erstellung eines Dokuments über die Verifikations-Architektur, das die gesamte Strategie, Architektur und den Implementierungsansatz zum Aufbau der Verifikationsinfrastruktur beschreibt. Das Dokument zur Verifikationsstrategie erläutert die allgemeinen Methoden, Ebenen, Phasen, Komponenten, Bibliotheken, Skripte, Datenbanken, Werkzeuge und Entscheidungen, die während der Verifikation verwendet werden können. Infineon hat in Zusammenarbeit mit Mentor seinen fortschrittlichen Verifikationsprozess weiter in Richtung State-of-the-Art-Prozess optimiert. Die Prozess-Struktur bietet für den gesamten Verifikationsprozess Transparenz und Vorhersagbarkeit und stärkt somit das Vertrauen in den Verifikationsstatus eines Designs. Der Prozess verspricht erhebliche Produktivitätsgewinne, da er sich zunächst auf den Bedarf konzentriert und dann die richtigen Werkzeuge für die Aufgabe auswählt. Dieser Ansatz ermöglicht auch die Wiederverwendung.
Das Hinzufügen von Questas power-aware, automatisierter formaler Technologie deckt Probleme bezüglich der Leistungsaufnahme und selten auftretende Fälle sehr viel früher im Verifikationsprozess auf. „Unabhängig von Unternehmensgröße, Art des Designs oder Endanwendermarktes, stehen Unternehmen bei der Verifizierung komplexer ICs vor wachsenden Herausforderungen bei der funktionalen Verifikation“, sagte John Lenyo, General-Manager der Design Verification and Technology Division von Mentor Graphics. „Der effektive Einsatz fortschrittlicher Verifikationswerkzeuge und -prozesse erfordert die Adressierung der steigenden Komplexitäten heutiger ASICs und SoC-Designs. Wir sind auf Partnerschaften mit Unternehmen wie Infineon stolz, bei denen die Zusammenarbeit zu einer effektiveren Verifikationslösung geführt hat, als jeder einzelne hätte implementieren können.“
Unsere Webinar-Empfehlung
Applikationen aus dem Bereich der Leistungselektronik gewinnen immer mehr an Bedeutung. Die Inspektion dieser Applikation lässt sich mit der bewährten Standardtechnologie der 3D-Messtechnik bewerkstelligen.
Teilen:
