Ressourcen-Nutzung reduziert Testkosten

Joachim Mörbt, Advantest, München

Der Markt für Speicherbauteile konnte in den letzten Jahren ein starkes Wachstum verzeichnen, wobei nicht nur immer mehr, sondern auch immer größere und schnellere Speicherbausteine abgesetzt werden konnten. Für die Speicherhersteller bedeutet dies, dass auch die Testkapazität entsprechend der größeren Speicherkapazität und der höheren Zahl der Speicherbauteile angepasst werden muss, was in der Regel durch den Einsatz zusätzlicher Testsysteme und Testhandler erfolgt.

In der Praxis hat sich inzwischen bei dynamischen Speicherbauteilen eine zweistufige Teststrategie aus Core-Test und Speed-Test bewährt. Beim Core-Test wird die grundsätzliche Funktionalität der Speicherbauteile geprüft. Für diesen umfassenden Test könnten die Bausteine in einer speziellen Testbetriebsart verwendet werden, um die Zahl der benötigten Testkanäle zu reduzieren. Dieser Test ist relativ zeitaufwändig und wird nicht mit voller Geschwindigkeit durchgeführt. Anschließend erfolgt mit dem Speed-Test eine Klassifizierung der Bauteile anhand der Zugriffsgeschwindigkeit. Dieser Test läuft mit voller Taktgeschwindigkeit ab und erfordert sehr schnelle und genaue Testsysteme der neusten Generation. Auf Grund des harten Wettbewerbs und hohen Preisdrucks am Markt sind die Hersteller von Speicherbauteilen gezwungen die Testkosten stetig zu reduzieren, wobei gleichzeitig eine hohe Qualität des Tests gewährleistet sein muss. Die wichtigste Maßnahme in diesem Zusammenhang besteht darin möglichst viele Bauteile parallel zu testen, was bei Speicherbauteilen aufgrund der internen Struktur problemlos möglich ist. Allerdings sind die Anforderungen an die Tester-Ressourcen wegen der immer größeren Speicher und der großen Zahl der heute parallel getesteten Bauteile über die letzten Jahre deutlich gestiegen. Der neueste Speicher-Tester T5588 von Advantest ist in der Lage, dem gesteigerten Bedarf an System-Ressourcen mit Hilfe einer immens großen Anzahl von Treiber- und I/O-Messkanälen sowie programmierbaren Spannungsversorgungen Rechnung zu tragen (Bild 1). Ein solches Testsystem erlaubt den vollständigen Core- und Speed-Test der Speicherbausteine. Es stellt sich allerdings auch die Frage, ob es nicht eine Möglichkeit gibt, die vorhandenen Tester-Ressourcen der bereits im Feld existierenden Systeme effektiver nur für Core-Tests zu nutzen. Nachdem die Speicherhersteller die Möglichkeiten hinsichtlich einer Optimierung der nicht-produktiven Zeiten, verursacht durch Wartung, Ausfall, Produktwechsel und Losgrößen bereits weitgehend ausgereizt haben, bleibt somit nur noch die Testhardware als Möglichkeit zur weiteren Optimierung. Advantest hat dafür in enger Zusammenarbeit mit Testernutzern untersucht, inwieweit sich eine parallele Nutzung der Pintreiber für mehrere Bauteilpins (Driver Sharing) ausweiten lässt, so dass noch eine akzeptable Signalqualität an den Eingangspins gewährleistet werden kann. Dieses Driver Sharing ist ein seit langem praktiziertes Verfahren, das bislang aber auf nur zwei Eingangspins begrenzt war (Driver Sharing x 2).

Durch umfangreiche Simulationen und vergleichende Messungen wurde eine Lösung entwickelt, bei der sich vier Bauteileingangspins, also doppelt so viele wie bisher, einen Pintreiber teilen (Driver Sharing x 4). Mehr als vier Bauteilpins pro Treiber sind aus Signal-technischer Sicht nicht mehr sinnvoll, die Qualität des Tests könnte nicht mehr gewährleistet werden. Ein derartiges erweitertes Driver Sharing ist grundsätzlich nicht nur durch eine Impedanzanpassung im Testadapter, der die zu testenden Bauteile mit dem Tester verbindet, zu realisieren. Das Signalverhalten hängt auch sehr stark von den verwendeten Materialien im Adapter, den zu testenden Bauteilen und den Bauteilsockeln ab. Unter Berücksichtigung dieser Gegebenheiten war die Entwicklung einer geeigneten Adapterlösung erforderlich, die einerseits die gewünschten Signaleigenschaften aufweist, andererseits eine hohe Flexibilität für unterschiedliche zu testende Gehäusetypen bietet und sich zudem kostengünstig herstellen lässt. Das Ziel bestand darin eine maximale Testrate von 250 MHz und einen Amplitudengrenzwert von mindestens ±250 mV selbst bei unangepasster Impedanz, bedingt durch fehlende oder defekte Bauteile im Test oder die verwendeten Materialien, zu erreichen.

Um die Kosten für die Adapterfertigung niedrig zu halten, hat man sich für ein modulares Adapter-Konzept entschieden. Die direkte Schnittstelle zum Test-Head des Testers bildet ein universeller Grundadapter (Universal Base Unit), in den dann austauschbare Socket Board Units (SBU) für die unterschiedlichen Gehäuseformen eingesteckt werden (Bild 2). Dies bietet den Vorteil, dass diese Komponenten unabhängig voneinander vorgefertigt werden können. Neben den geringeren Kosten im Falle eines Bauteilwechsels beim Nutzer bietet diese Lösung zudem den Vorteil, dass auch einzelne SBUs bei einem Defekt im Feld schnell und problemlos ausgetauscht werden können, so dass damit die Testerausfallzeiten im Reparatur- oder Wartungsfall reduziert werden können.

Die Testproduktivität hängt allerdings nicht allein vom Durchsatz des Testers, sondern vielmehr vom Durchsatz der gesamten Testzelle ab. Dabei müssen auch die Zeiten für einen Loswechsel, das Bauteil-Handling, Wartung, Störungen und die Synchronisation der Teststationen berücksichtigt werden. Diese Zeiten summieren sich je nach Einsatzbereich auf bis zu einem Drittel der Gesamtzeit (Bild 3). Indem durch das Driver Sharing die doppelte Anzahl von Bauteilen parallel getestet werden kann, lässt sich zwar der doppelte Testdurchsatz während der produktiven Testzeit erreichen, die Gesamtdauer der nicht-produktiven Zeiten bleibt aber in etwa gleich. In der Praxis entspricht dies damit einer Erhöhung des Testdurchsatzes auf mehr als 160 %. Falls die nicht-produktiven Zeiten, beispielsweise durch größere Produktionslose oder stabile Wartungsprozesse weiter reduziert werden können, steigt der gesamte Testdurchsatz natürlich entsprechend.

Interessant ist dieses Verfahren des vierfachen Driver Sharing vor allem für den Core-Test, da hier aufwändigere Tests mit geringeren Testraten und langen Testzeiten vorherrschen. Selbst beim Test von modernen DDR2 oder DDR3 Speicherchips ist die bei diesem Testverfahren derzeit maximal erreichbare Testrate von 250 MHz für einen Core-Test ausreichend, so dass hierfür nicht zwingend die neuesten hochparallelen Testsysteme eingesetzt werden müssen. Während für den Speed-Test sehr schnelle Tester der neusten Generation, wie beispielsweise das Modell T5593 oder T5501, erforderlich sind, können für den Core-Test langsamere und damit kostengünstigere oder bereits abgeschriebene Systeme, wie beispielsweise der Typ T5581 oder T5585, genutzt werden. Da sich durch das vierfache Driver Sharing die Anzahl der parallel getesteten Bauteile verdoppelt, muss allerdings auch ein Handler mit doppelter Kapazität d.h. für 256 Bauteile anstatt für bisher 128 Bauteile eingesetzt werden. Obwohl ein Austausch des Handlers und ein neues Adapterkonzept erforderlich sind, rechnet sich der Einsatz des vierfachen Driver Sharing. Vereinfachte und flexible Handhabung der Testadapter durch den Austausch der bauteilspezifischen Socket Board Units stellen sich als weiterer Vorteil im Feld dar.

EPP 472