Startseite » Allgemein »

SiPs im Single-Pass-Assemblieren

Eine Herausforderung an Multi-Chip-Die-Bonder
SiPs im Single-Pass-Assemblieren

Innovative Produkte zeichnen sich durch immer größere Funktionsvielfalt aus, die für kurze Innovationszyklen und niedrige Kosten oft mit Systemen im Gehäuse (SiP) realisiert werden. Dafür assemblieren evolutionäre Fertigungsgeräte auf bewährter Plattform mit hoher Präzision unterschiedlichste Technologien zu hochintegrierten SiPs mit optimierten Kosten, geringen Abmessungen und ausgezeichneten Leistungsmerkmalen.

Manfred Glantschnig, Datacon Technology, Radfeld (Österreich)

Die steigende Funktionsvielfalt insbesondere por- tabler Geräte mit ihren immer geringeren Abmessungen kann nur über höhere Integrationsdichte ihrer Funktionalität beherrscht werden. Gleichzeitig steigender Kostendruck und möglichst kurze Marktreifezeit fordern daher innovative Lösungsansätze, die auf einer vorteilhaften Kombination bewährter Konzepte und ihrer konsequenten Weiterentwicklung im Sinne einer Evolution beruhen können. Dazu gehören beispielsweise Technologie-Mix, Modularität, Autonomie, Wiederverwendbarkeit und Präzision.
Technologie-Mix kennzeichnet die Realisierung jeder Funktion oder Teilfunktion einer dafür besonders geeigneten Technologie, wie z. B. MEMS für Sensoraufgaben oder CMOS für Bildsignalverarbeitung. Unter Modularität ist die Aufteilung einer Funktion in logisch zusammenhängende Blöcke zu verstehen, die sich freizügig zu neuen Funktionalitäten kombinieren lassen. Autonomie charakterisiert die Vollständigkeit des Funktionsumfangs im Sinne eines Systems oder Subsystems, während die Wiederverwendbarkeit von Entwürfen oder Komponenten eine eher wirtschaftliche Kenngröße zur Kostensenkung darstellt.
Realisierungsmöglichkeiten: SoC versus SiP
Die höhere Integrationsdichte lässt sich prinzipiell auf zwei Arten erreichen: durch Integration der Funktionalität auf einem Chip als System-on-a-Chip (SoC) oder in einem Gehäuse als System-in-a-Package (SiP). Einige der Stärken und Schwächen beider Realisierungsmöglichkeiten sind in der Tabelle zusammengestellt.
Als vollintegrierte Lösung zeichnen sich SoCs durch hohe Leistung und Zuverlässigkeit aus. Der Anwender hat nur mit einem Baustein zu tun, der alle Funktionen beinhaltet und vollständig getestet ist, was den Systementwurf und die Beschaffung vereinfacht. Allerdings lohnen sich die hohen Einmalkosten (NRE) und die lange Entwicklungszeit nur für hochvolumige Anwendungen. Außerdem können einige Funktionen auf einem Chip nicht optimiert oder nur mit sehr hohem Kostenaufwand mit integriert werden. Mit SiPs bieten sich alternative Lösungen an: Die Realisierung einer Funktion mit bereits entwickelten und getesteten ICs ist viel billiger und kann in kurzer Zeit marktreif gestaltet werden. Dies kommt dem kurzen Innovationszyklus moderner Consumer-Anwendungen entgegen und kann überlebenswichtig sein. Insbesondere die große Flexibilität unterschiedlicher Einbaumethoden vereinfacht eine Kombination heterogener Technologien wie Standard-CMOS oder MEMS. Mit SiPs lassen sich auch Funktionen standardisieren und damit zur Kostensenkung in der Elektronikindustrie beitragen.
Dafür stellen SiPs andere Forderungen an Entwicklung, Beschaffung und Fertigung: Schon bei ihrem Design sind die andersartigen thermischen, elektrischen und mechanischen Problemstellungen zu berücksichtigen. Außerdem ist im Rahmen der Teststrategie dafür zu sorgen, dass die verwendeten Bauteile und Halbleiterkomponenten als „Known Good Dies“ (KGD) klassifiziert, also voll funktionsfähig sind. Schließlich macht ein eingebautes, aber defektes Teil das gesamte SiP wertlos. Auch die Beschaffungssituation stellt sich komplexer dar, wenn gehäuste und ungehäuste Dies sowie andere Bauteile aus unterschiedlichen Quellen bezogen werden müssen. In der Herstellung von SiPs schließlich stellt die Handhabung dünner Dies hohe Anforderungen an die Fertigungseinrichtungen, die sorgfältig dafür sorgen müssen, dass diese bei Transport, Zuführung, Einbau und Bonden nicht beschädigt werden. Dies wirft ein Schlaglicht auf die große Bedeutung geeigneter Fertigungsmittel für SiPs, die mit der Vielfalt der bestehenden Möglichkeiten flexibel umgehen und offen für zukünftige Erweiterungen sein müssen.
Das Konzept der SiPs ist an sich schon lange bekannt und reicht bis in die Urzeit der Hybriden zurück, gefolgt von Multi-Chip-Modulen (MCM), bei denen ein oder mehrere ICs mit aktiven und passiven Komponenten in einer Ebene lagen (horizontale Integration). Der nächste Schritt der Multi-Die-Module führte durch das Stapeln mehrerer Dies zur vertikalen Integration: Typische Vertreter sind Stacked-Die-Speicher, die auf der Grundfläche standardmäßiger Speicherbausteine ein Vielfaches von deren Kapazität boten. Dieses Beispiel zeigt übrigens anschaulich die enge Verzahnung und gegenseitige Ergänzung von SoC- und SiP-Konzepten: Oft sind nämlich SiPs kurzfristig verfügbare Vorläuferversionen künftiger SoCs, deren steigender Integrationsgrad durch die Skalierung der Speicherzellen erstere bald einholt und im System ablösen kann.
Vorläufiger Endpunkt dieser Entwicklung sind komplette Systeme im Gehäuse, gekennzeichnet durch vertikale und horizontale Integration einzelner oder mehrerer ICs mit aktiven, passiven und mechanischen Komponenten durch moderne Assemblierungsverfahren mit einem Funktionsumfang, der bisher auf typischen Systemplatinen zu finden war (Bild 1).
Technologie-Mix fordert vielseitige Fertigungsgeräte
Die Vielfalt der in SiPs einsetzbaren Komponenten unterschiedlichster Technologien stellt hohe Anforderungen an die Vielseitigkeit der Fertigungsgeräte: In möglichst einem Durchlauf sollten sie alle denkbaren Bauteile, wie nackte Dies oder gehäuste ICs, passive und aktive Bauelemente, Filter und Anpassnetzwerke sowie mechanische Teile, MEMS und Antennen einbauen können. Diese Single-Pass-Assemblierung trägt wesentlich zu hoher Ausbeute und damit wirtschaftlich lohnender SiP-Fertigung bei: Im Gegensatz dazu müssen nämlich SiPs aus Multi-Pass-Prozessen mehrmals einen Ofenprozess durchlaufen, der das Substrat stresst, zusätzliche Handhabungsschritte erfordert und damit die Ausbeute verringert. Die ökonomisch sinnvolle Grenze der Multi-Pass-Prozesse dürfte bei SiPs mit etwa drei Chips liegen. Allerdings ist bei Single-Pass-Assemblierung darauf zu achten, dass das Temperaturprofil des Ofenprozesses für alle eingesetzten Kleber identisch ist.
Mehr als ausreichende Vielseitigkeit für wirtschaftlich lohnende Single-Pass-Assemblierung von komplexen SiPs bieten Multi-Chip-Die-Bonder mit integriertem Dispenser der Klebematerialien, wie der 2200 evo von Datacon. Auf Basis der bewährten Bonder-Plattform 2200 apm+ wurde damit ein besonders für die SiP-Fertigung geeignetes Gerät geschaffen, das die Flexibilität noch steigert, wirtschaftlicher (Cost of Ownership) arbeitet und über ausgezeichnete Leistungsmerkmale für die Single-Pass-Operation verfügt (Bild 2): Bis zu 25 Wafer lassen sich in einem Durchlauf mit automatischer Zufuhr (SEMI-konformes 12“-Waferhandling) verarbeiten, der automatische Werkzeugwechsler kann auf 14 Tool-Positionen für Pick&Place zugreifen, ein Ausstech-Karussell für 5 Ausstecher und die separate, vom Bestückkopf getrennte Dispenser-Station steigern den Durchsatz der hochdynamischen Maschine bis auf 5 000 Cph. Für sehr große Stückzahlen kommt schließlich die Mehrmoduligkeit der 2200-er Familie zum Tragen: Mehrere Multi-Chip Die Bonder 2200 evo (evo wie Evolution) lassen sich für höheren Durchsatz hintereinander schalten, um parallel arbeitende Dispenser-Stationen ergänzen und über ein Transportsystem verketten. Mit der geringen Aufstellfläche von 116 x 122 cm belegen auch ausgedehnte Fertigungsanlagen für Massenprodukte nur wenig wertvolle Fertigungsfläche.
Absolute und relative Präzision
Ein entscheidendes Einsatzkriterium für SiPs sind möglichst geringe Gehäuseabmessungen, die sich mit eng toleriertem Substrat-Layout erreichen lassen. Dieses wiederum erfordert vom Bonder eine hohe Bestückgenauigkeit, die bei der 2200 evo schon beim Grundrahmen beginnt: Er ist nach FEM-Methoden neu gestaltet und sorgt für Stabilität der hochdynamisch bewegten Achsen mit Achsbeschleunigungen bis zu 3 g, so dass an der Werkzeugspitze des Bond-Systems eine Platzierungsgenauigkeit auf ±10 µm bei 3 s erreicht wird. Für die Achsen der separaten Dispenser-Station reichen dagegen ±25 µm bei 3 s aus (Bild 3). Beim Bonden von zwei gestapelten Dies sind je nach Bond-Topologie zwei Varianten der Platzierung möglich: Werden beide Dies auf das Substrat gebondet, dann ist auch das obere Die nach dem Substrat-Fiduzial auszurichten. Wird das obere Die dagegen mit dem unteren verbunden, dann muss es auch relativ zum unteren Chip ausgerichtet werden. Unterstützt wird dieser Vorgang durch die neuen Digitalkameras, deren CMOS-Sensor für noch schnellere Bilderfassung sorgt.
Direktmontage und Flip Chip
Alle Marktforscher sind sich darin einig, dass der Anteil von Flip Chip-montierten ICs in SiPs in den nächsten Jahren stark ansteigen wird. Zukunftssichere Multi-Chip Die Bonder wie der 2200 evo beherrschen daher beide Montagearten: Direktmontage und Flip Chip mit der zugehörigen Dipping-Station. Auf diesen Prozessschritt üben auch die Klebetechniken großen Einfluss aus. Die zugehörigen Kleber kommen entweder aus einem Dispenser direkt am Bond-System oder einem separaten Dispenser-System mit eigenem Antrieb und Kamera. Dieser benötigt für ein 2 x 2 mm messendes Kreuzmuster nur 0,5 s und ist mit einem Tastsensor für die Substrathöhe ausgerüstet, mit dessen Messwerten die Höhe der Dosiernadel automatisch kalibriert werden kann und mögliche Schwankungen in der Substratdicke ausgeglichen werden. Diese genaue Einstellung ist besonders wichtig für die Montage kleiner Dies bis 250 µm Kantenlänge, für die auch 250 µm messende Kleberpunkte exakt gesetzt werden können. Gleiches gilt auch für die Steuerung der BLT über das Volumen: Da die Füllschichten oft einen Teil des Dielektrikums von angepassten Leitungen, Filterkomponenten und Antennen darstellen, hat die exakte Einhaltung ihrer Stärke maßgeblichen Einfluss auf die Hochfrequenzeigenschaften von SiP-Komponenten (Bild 4).
Durch Parallelarbeit von Dispenser-System und Bond-System lässt sich der Durchsatz für ein SiP mit beispielsweise zwei Dies um 60 % steigern. Da sich die Dispenser-Station auch nachträglich an bestehende Maschinen anbauen lässt, besteht die vorteilhafte Möglichkeit, eine neue Fertigung mit der 2200 evo-Basisstation hochzufahren, diese ab einer bestimmten Stückzahl mit der Dispenser-Station nachzurüsten und dann mit deren hohem Durchsatz die gestiegene Nachfrage wirtschaftlich zu erfüllen.
Heiße Klebefolien
Da SiPs wesentlich zur Miniaturisierung von elektronischen Komponenten und Geräten beitragen, gibt die Applikation eine maximale Grundfläche und auch maximale Höhe vor, die sich oft an der Stärke von gehäusten ICs orientiert. Wenn jetzt ein SiP aus gestapelten Dies besteht, dann müssen diese entsprechend dünner sein, was eine besondere Sorgfalt bei ihrer Handhabung erfordert. Durch die reichhaltige Expertise bei Datacon auf diesem Gebiet ist auch die 2200 evo für derart filigrane Arbeiten optimiert. Eine Montage dieser dünnen Chips erfolgt immer öfter durch Klebefolien, die gleich beim Bestücken ausgehärtet werden können. Dazu dienen beheizte Bond-Tools und Bond-Einsätze, deren Zieltemperatur sich bis 350 °C bzw. 200 °C programmieren lassen. Niedrige Wärmekapazitäten sorgen für schnellen Temperaturanstieg und Abkühlung zur möglichst genauen Steuerung des Härtungsprozesses.
Fazit
Mit einer Genauigkeit auf ±10 µm bei 3 s und einen Durchsatz bis zu 5000 Cph setzt der Multi-Chip-Die-Bonder 2200 evo einen Standard für vielseitig einsetzbare Maschinen für die SiP-Fertigung in einem Durchlauf. Seine Wirtschaftlichkeit dürfte mit dafür sorgen, dass sich die Marktdurchdringung von SiPs wesentlich beschleunigen wird.
SMT, Stand 7-445
EPP 475
Unsere Webinar-Empfehlung
INLINE – Der Podcast für Elektronikfertigung

Doris Jetter, Redaktion EPP und Sophie Siegmund Redaktion EPP Europe sprechen einmal monatlich mit namhaften Persönlichkeiten der Elektronikfertigung über aktuelle und spannende Themen, die die Branche umtreiben.

Hören Sie hier die aktuelle Episode:

Aktuelle Ausgabe
Titelbild EPP Elektronik Produktion und Prüftechnik 1
Ausgabe
1.2024
LESEN
ABO
Newsletter

Jetzt unseren Newsletter abonnieren

Webinare & Webcasts

Technisches Wissen aus erster Hand

Whitepaper

Hier finden Sie aktuelle Whitepaper

Videos

Hier finden Sie alle aktuellen Videos


Industrie.de Infoservice
Vielen Dank für Ihre Bestellung!
Sie erhalten in Kürze eine Bestätigung per E-Mail.
Von Ihnen ausgesucht:
Weitere Informationen gewünscht?
Einfach neue Dokumente auswählen
und zuletzt Adresse eingeben.
Wie funktioniert der Industrie.de Infoservice?
Zur Hilfeseite »
Ihre Adresse:














Die Konradin Verlag Robert Kohlhammer GmbH erhebt, verarbeitet und nutzt die Daten, die der Nutzer bei der Registrierung zum Industrie.de Infoservice freiwillig zur Verfügung stellt, zum Zwecke der Erfüllung dieses Nutzungsverhältnisses. Der Nutzer erhält damit Zugang zu den Dokumenten des Industrie.de Infoservice.
AGB
datenschutz-online@konradin.de