Startseite » Allgemein »

Z-positional-Bonding ist eine Antwort Jürgen Seibert, Datacon, Radfeld

Packaging-Herausforderungen moderner Gehäusetechnologien
Z-positional-Bonding ist eine Antwort Jürgen Seibert, Datacon, Radfeld

Anzeige
Der Bondprozess gehört zu den Assemblierungsschritten beim Einbau von Halbleiter und anderen Chips in Gehäuse, die immer mehr an Bedeutung gewinnen. Grund ist u.a. der Einsatz von Chips, die extrem enge Toleranzen für ihre Platzierung fordern. Dies ist eine besondere Herausforderungen an modernes Bond-Equipment, wobei die Fähigkeit zum Z-positional-Bonding eine Lösung darstellen kann.

Herausforderung der Assemblierung
Heute bestimmen die Endverbraucher, wie sich die Elektronikindustrie weiter entwickeln wird. Ihre Nachfrage nach hoch personalisierten elektronischen Geräten, die oft drahtlos kommunizieren, sorgt für wachsende Konvergenz zwischen drei traditionell unterschiedlichen Märkten: Consumer-Elektronik, Kommunikationsgeräte und Rechner. Fortschreitende Miniaturisierung und Fortschritte in den Kommunikations-Technologien fördern die Marktnachfrage weiter. Der Trend zu immer kleineren und schnelleren elektronischen Geräten, deren Funktionsumfang ständig steigt und die zudem immer billiger werden, beeinflusst die gesamte Wertschöpfungskette. Dies gilt insbesondere für die abschließende Bearbeitung, Assemblierung und Test.

Die Verkleinerung der Transistorgeometrien führte zu Chips mit Millionen von Gattern pro Quadratzentimeter. Heute werden Mikroprozessoren entwickelt, die weit in den GHz-Frequenzbereich eindringen. Mit dieser rasanten Entwicklung müssen Gehäuse-Design und Assemblierungstechniken Schritt halten. Die fortschreitende Integration kompletter Systeme auf dem Chip oder von Systemen im Gehäuse stellt zusätzliche Anforderungen an den vorgesehenen Gehäusetyp, die zunehmend von der Zielanwendung abhängen. Als wesentliche treibende Kraft dafür gilt der steigende Bedarf an miniaturisierter, portabler und drahtloser Kommunikations-Elektronik.
Darüber hinaus erfordert die höhere Komplexität neuer Schaltungsentwürfe und gesteigerte Bauteildichten für diese Anwendungen einen erhöhten Testaufwand, um mögliche Fehler in Design und Fertigung zu finden, und die Qualitätsanforderungen wirtschaftlich in den Griff zu bekommen. Damit entwickeln sich die abschließende Assemblierung und die Tests zu einem kritischen Teil der Fertigung in der Elektronikindustrie.
Auf der anderen Seite müssen die Hersteller integrierter Bauteile ihre Produkte immer schneller am Markt einführen. Dies hat natürlich Auswirkungen auf die Gestaltung der gesamten Wertschöpfungskette einer Elektronikfertigung. Chip-Hersteller werden mit immer kürzerer Markteinführungszeit oder schnellem Hochfahren der Stückzahlen konfrontiert, und müssen in kürzeren Produktzyklen liefern. Das gleiche gilt folglich auch für die Equipment-Hersteller, die sich als unabhängige Zulieferer immer stärker am Markt durchsetzen. Die Gründe dafür sind, wie bei den Wafer-Herstellern, Reduzierung der Kapitalrisiken und der Gesamtkosten. Außerdem bieten sie den Herstellern integrierter Schaltungen die Möglichkeit, sich auf ihre Kernkompetenzen zu konzentrieren. Heute gehören spezialisierte Zulieferer zu den fortschrittlichsten Herstellern, egal, ob es sich um Chip-Fertigung oder um Backend-Assemblierung und Test handelt. Für die Equipment-Lieferanten stellt diese Entwicklung eine neue Herausforderung dar. Damit die Packaging-Spezialisten nämlich eine große Vielfalt verschiedenster Gehäuse-Technologien liefern können, muss ihr Equipment äußerst flexibel sein und dennoch hohen Durchsatz liefern. Darüber hinaus fordern immer mehr Anwender von ihren Backend-Zulieferern auch kundenspezifische Lösungen in sehr kurzer Zeit.
Dazu muss das Packaging-Equipment schnell sein, sehr zuverlässig produzieren, eine Vielfalt der neuesten Technologie-Generationen bieten, leicht an verschiedene Standards und Assemblierungstechniken anpassbar sein, und darüber hinaus effektiv arbeiten. Das sind die aktuellen Herausforderungen an die Hersteller von Produktionsanlagen für den Backend-Bereich, auf die jedoch z. B. Datacon mit seinem Die-Bonder 2200 apm rechtzeitig die richtigen Antworten fand.
Chip-Montage
Einer der Prozessschritte bei der Assemblierung von Chips in Gehäuse ist deren Platzierung auf das Substrat. Dafür stehen verschiedene Techniken zur Verfügung, wie Die-Attach, tape-automatisiertes Bonden oder die Flip-Chip-Technologie. Nach der gebräuchlichen Definition umfasst die Chip-Montage das Aufnehmen, Ausrichten und Platzieren des Chips auf dem Substrat. In einem Multichip-Modul können dafür sogar unterschiedliche Techniken zum Einsatz kommen. Daher wird sich die Nachfrage nach Equipment für das Bonden mehrerer, unterschiedlicher Chips verstärken. Damit stellt sich aber die Frage: Wie schnell lässt sich ein Chip exakt ausrichten und sicher fixieren? Wird sich das Bonden etwa als „Bottleneck“ in der Evolution zu immer komplexeren Gehäusen erweisen?
Genauigkeit kontra Durchsatz
Eine Antwort auf diese Frage ist nicht ganz einfach. Die Platzierungsgenauigkeit bezieht sich auf die Lagekoordinaten X, Y und Z, sowie die Drehlage Theta, und hängt annähernd proportional von der Zeit ab, die für die Montage zur Verfügung steht: Höhere Anforderungen an die Genauigkeit dürften also den Durchsatz eines Chip-Bonders beeinflussen. In einigen Fällen ist daher besonders sorgfältig auf den Bonding-Schritt zu achten: Typische Beispiele sind hochfrequente GaAs-Schaltungen und die steigende Anwendung von CSPs (Chip-Scale-Packages). Der wachsende Erfolg der CSPs stellt in dieser Hinsicht eine echte Herausforderung dar: Da das fertige Chip-Scale-Package nur knapp 20% größer ist als der „nackte“ Die, liegt das größte Problem bei der CSP-Montage in den extrem kleinen Abmessungen begründet. Je kleiner diese sind, desto höher muss die Genauigkeit des Platzierungsschrittes und der Fixierung sein. Sehr oft kommen bei CSPs viele verschiedene Techniken zum Einsatz, zu denen auch Leiterrahmen-Substrate mit der aktiven Seite des Chips oben zählen. Alternativ kann die aktive Seite aber auch unten liegen, wobei ein Elastomer oder PWB-Material, ein Leiterrahmen, eine flexible oder einfache Klebstoffschicht zum Einsatz kommen.
Viele Ausrüstungen können den Chip vor der Montage nicht herumdrehen. Dies verhindert eine visuelle Inspektion durch den Operator. Jede Korrektur der Orientierung während der Platzierung muss daher automatisch durch das Platzierungs-Tool erfolgen, unterstützt durch Bildverarbeitungs- und Mustererkennungssysteme zur Inspektion. Dadurch wird der Durchsatz beeinträchtigt. Dies kann – und wird – jedoch durch den Einsatz von schnellen Servo-Motoren für die Platzierungsausrüstung und effizienten Bildverarbeitungsalgorithmen wieder ausgeglichen. Um eine exakte Positionierung des Bauteils zu gewährleisten, muss dieses vor der Bestückung noch korrigiert werden. Jede Korrektur der Orientierung muss daher während der Platzierung automatisch durch das Platzierungs-Tool erfolgen, unterstützt durch Bildverarbeitungs- und Mustererkennungssysteme. Fraglos beeinträchtigt dies den Durchsatz beträchtlich. Dies kann jedoch durch höhere Anforderungen an das Kamerasystem, sowie den Einsatz von schnellen Servomotoren für die Platzierung und effizienter Bildverarbeitungsalgorithmen, wieder ausgeglichen werden.
Steuerung der Bondline-Stärke BLT
„BLT“ steht für Bond-Line-Thickness und bezeichnet den Abstand zwischen der Unterseite des gebondeten Chips und der Oberfläche des Substrats. Je weiter dieser Abstand streut, desto schwieriger wird es, eine konstante BLT zu erreichen. Daher setzen sich im Assemblierungsprozess immer mehr extrem enge BLT- und Neigungswinkel-Toleranzen durch. Im ungünstigsten Fall werden derartige Applikationen auf BGA-Streifen (Ball-Grid-Array) mit beträchtlicher lokaler und globaler Verwerfung und Dickenschwankungen ausgeführt. Abweichungen in den geometrischen Abmessungen können bei BGA-Substraten bis um Faktor 10 größer sein als bei herkömmlichen, metallischen Leiterrahmen. Abgesehen von diesen Substrateigenschaften sind auch noch Dickenschwankungen des Chips zu berücksichtigen. Diese können auf einem Wafer 2,5 µm und mehr betragen, zwischen verschiedenen Wafern sogar 25 µm übersteigen.
Z-positional- Bonden
Die engen Toleranzen, wie sie für die hochgenaue Platzierung unter extremen Bedingungen, etwa für hochfrequente GaAs-Chips oder CSPs erforderlich sind, benötigen eine Ausrüstung zur Chip-Montage, die diese Belange berücksichtigt. Bei Datacon ist daher eine neue Methode entwickelt worden, welche die Substrat-Stärke und Verwerfung an der Montagestelle sowie die Chip-Dicke bestimmt und bei nachfolgenden Bewegungen berücksichtigt. Die Messung wird ausgeführt, während sich der Chip schon am Werkzeug befindet.
In diesem Prozess wird ein Chip mit dem Bondkopf zunächst vom Wafer oder einem anderen Träger, wie Waffle-Pack oder Gel-Pack, aufgenommen. Mit gehaltenem Chip bewegt sich dann der Bondkopf abwärts, bis der Chip die Oberfläche des Substrats leicht berührt: Dies bestimmt die Nullposition für die Z-Koordinate an der gewünschten Bondstelle. Nach der Messung zieht sich der Bondkopf zurück und macht dem Dispenser Platz, der den Kleber aufträgt. Dessen Höhe stellt sich automatisch nach der Z-Information aus der vorangegangenen Messung ein. Nach dem Auftrag des Epoxydharzklebers platziert der Bondkopf den Chip auf das Substrat zur programmierten Z-Position, welche gleichzeitig die BLT festlegt. Diese Methode führt zu einer wesentlich besseren BLT-Konstanz und verzögert den Bondprozess nicht mehr als nötig.
Schlussfolgerungen
Das Bonden von Chips gehört wohl zu den größten Herausforderungen im Assemblierungsprozess von kleinen, komplexen Gehäusen, die extrem enge Montagetoleranzen benötigen, unabhängig von der Dickenvariation von Chip und Substrat oder der Neigungsabweichung. Die Assemblierungs-Industrie braucht dafür neuartige und hochflexible Geräte zur Chip-Montage, die in der Lage sind, Chips mit hoher Genauigkeit zu platzieren, gleichzeitig aber hohen Durchsatz schaffen. Die Bonder von Datacon wenden bereits heute die vorgestellte neuartige Methode an, welche die Substrat-Stärke und Verwerfung an der Montagestelle sowie die Chip-Dicke bestimmt, und bei nachfolgenden Bewegungen berücksichtigt.
EPP 452
Anzeige
Aktuelle Ausgabe
Titelbild EPP Elektronik Produktion und Prüftechnik 4
Ausgabe
4.2021
LESEN
ABO
Newsletter

Jetzt unseren Newsletter abonnieren

Webinare & Webcasts

Technisches Wissen aus erster Hand

Whitepaper

Hier finden Sie aktuelle Whitepaper

Videos

Hier finden Sie alle aktuellen Videos

Anzeige
Anzeige

Industrie.de Infoservice
Vielen Dank für Ihre Bestellung!
Sie erhalten in Kürze eine Bestätigung per E-Mail.
Von Ihnen ausgesucht:
Weitere Informationen gewünscht?
Einfach neue Dokumente auswählen
und zuletzt Adresse eingeben.
Wie funktioniert der Industrie.de Infoservice?
Zur Hilfeseite »
Ihre Adresse:














Die Konradin Verlag Robert Kohlhammer GmbH erhebt, verarbeitet und nutzt die Daten, die der Nutzer bei der Registrierung zum Industrie.de Infoservice freiwillig zur Verfügung stellt, zum Zwecke der Erfüllung dieses Nutzungsverhältnisses. Der Nutzer erhält damit Zugang zu den Dokumenten des Industrie.de Infoservice.
AGB
datenschutz-online@konradin.de