Startseite » Boundary Scan »

Alles in Einem

Packaging-Trends in der Elektronik und Konsequenzen für Hersteller und Verarbeitung
Alles in Einem

Nicht nur klein, leicht oder hochfunktional müssen moderne Elektronikprodukte wie Handys oder Implantate sein, auch die Kosten stehen im Fokus. Die anhaltende Entwicklung in der Systemminiaturisierung stellt eine Herausforderung an die Hersteller der Komponenten dar, platzsparende Architekturen und Verbindungstechnologien zu entwickeln. Die neuen Bauelemente-Designs stellen aber auch komplexe Anforderungen an die Hersteller von Leiterplatten, Bestückequipment bzw. an die Verarbeitung.

Der Trend zum Advanced-Packaging-Design mit hochpoligen, kostengünstigen und zuverlässigen Area-Array-Packages ist klar erkennbar. Hier wird die gesamte Bauteilfläche für eine Kontaktierung genutzt. Zudem können mehr Anschlüsse auf minimalem Raum untergebracht werden.

Viele der zukünftigen Anwendungen erfordern erheblich kompaktere Bauelemente, und oftmals reichen zweidimensionale Systeme nicht mehr aus, weshalb zunehmend dreidimensionale Aufbauten kommen. Die Integration komplexer Elektronik und intelligenter Sensorik spielen dabei eine maßgebliche Rolle.
Entwicklungstendenzen
Produktinnovationen sind heute entscheidend von der Entwicklung in der Mikroelektronik abhängig. Diese stellt allerdings gleichzeitig neue Anforderungen an die Geräteentwicklung, die Fertigungseffizienz und die Integrationstechnologien. Die Vielfalt an Packages bzw. Bauformen nimmt weiterhin zu. Sie werden tendenziell zunehmend kleiner, komplexer, robuster (u. a. durch Miniaturisierung), umweltfreundlicher (u. a. durch Verzicht auf Schadstoffe) und kostengünstiger (z. B. durch Wafer Level Packaging), wobei meist nicht alles gleichzeitig realisiert wird. Treiber dafür sind nicht nur die Fortschritte der Halbleitertechnologie, sondern der Markt verlangt nach kompletten Systemen mit umfassender Funktionalität. Die verstärkte Nachfrage führt dazu, dass auf Basis bereits etablierter Technologien auf der Package- oder Modulebene immer mehr Funktionen realisiert werden. So können mehrere Komponenten in ein Gehäuse integriert werden, SiP (System-in-Package)-Technologie, oder es lassen sich mehrere Bauelemente dreidimensional stapeln, die PoP (Package-on-Package)-Technologie.
Die Bauformen spielen bei der Entwicklung von miniaturisierten Systemen eine wichtige Rolle. Mit den zunehmenden Gatterzahlen steigen die Anschlusszahlen der Chips, gleichzeitig werden die Anschlussraster und -abmessungen kleiner (bis zu unter 0,2 mm) und der Anteil der Area-Array-Bauformen mit Lotkugel- bzw. Bump-Anschlüssen nimmt rasch zu (neben BGA und CSP auch Flip-Chips). Nicht nur bei aktiven Bauteilen (wie z. B. dem RFID Mu Chip von Hitachi) sondern auch bei den passiven kommen Mikrobauformen mit Abmessungen im Submillimeterbereich (z. B. Chips der Bauform 01005).
Dementsprechend steigen die Forderungen an die Substrate, d. h. Leiterplatten. Für die in naher Zukunft kommenden Anschlussraster von unter 150 µm werden Montageflächen von kleiner 75 µm und Leiterstrukturen (L/S) kleiner 25 µm sowie Microvias von unter 50 µm bei Via-in-Pad-Layout bzw. von unter 25 µm bei Via-in-Line-Layout benötigt.
Die Anforderungen an die Zuverlässigkeit werden umso größer, je mehr funktionsbestimmende Aufgaben übernommen und mehr elektronische Komponenten verbaut werden. Die Elektronik-Aufbauten müssen häufig vibrationsfest sowie schockunempfindlich sein. Sie sollten sich auch für den Hochtemperatureinsatz eignen, was z. B. für viele Automobilanwendungen erforderlich ist. Nur eine gekapselte Elektronik ist gegen Feuchte, Staub oder aggressive Medien sicher geschützt. Komplexe Zuverlässigkeitsuntersuchungen sind hierfür Grundlage.
Eine höher werdende Anzahl an Funktionen wird direkt in Sensor-Systeme integriert. Neben elektrischen können dabei optische, mechanische, biologische und chemische Prinzipien zur Anwendung kommen. Die Integration verlangt eine bessere Anpassung an vorgegebene Formen, wie die Kompatibilität zu unterschiedlichsten Materialien, extreme Miniaturisierung, dreidimensionale und mechatronische Integration, dem Einsatz flexibler Elektronik und sehr dünne elektronische Systeme. Und gerade bei konsumgüternahen Anwendungen und Einsatzfeldern sind kostengünstige Fertigungsprozesse und -verfahren ein Muss.
Multichip-Packaging- Technologien
Sensoren, Schaltkreise, Speicher oder Aktoren, alles wird zu einem Mikrosystem innerhalb eines Gehäuses vereint. Die Komponenten können sowohl vertikal als auch horizontal auf diversen Substraten platziert und anschließend vergossen werden. Der Einsatz von anwendungsspezifischen Packages erfolgt vor allem bei Sensor- und Mikrosystemen mit nichtelektrischen Funktionen sowie bei besonderen Anforderungen an Zuverlässigkeit, Bauraum oder speziellen Umgebungsbedingungen.
SiP-Lösung
Bei der Integration in Form eines SiP sind bedingt durch die Vielzahl der eingesetzten Aufbau- und Verbindungstechnologien die unterschiedlichsten technologischen Aspekte zu berücksichtigen, es werden Passive Bauelemente der Bauformen 0402, 0201 und/oder 01005 werden eingesetzt. Aktive Bauelemente werden in den kleinsten, verfügbaren Gehäusen, aber auch als Nacktchips in Flip-Chip- oder Wire-Bond-Technologie verwendet. Nach Layout und Herstellung des SiP-Trägers erfolgt die Montage, bei der wegen der Automatisierung SMT-kompatible Prozesse bevorzugt werden. Dies ermöglicht eine höhere Ausbeute verbunden mit gleichzeitig geringeren Herstellkosten. Um die gesamten Anforderungen und Randbedingungen an SiP abzudecken, ist Spezialwissen aus unterschiedlichsten Bereichen erforderlich, das bereits beim Leiterplattendesign anfängt. Thermische, mechanische und optische Problemstellungen müssen berücksichtigt werden und passende Testkonzepte sind zu erarbeiten. Dies erfordert das Einbeziehen aller Beteiligten – Entwickler, Designer, Leiterplattenhersteller und Elektronikfertiger – zu einem frühen Zeitpunkt. Vorteile der SiP-Technologie sind neben einer kostengünstigen Integration verschiedener Halbleiter- und SMD-Technologien in einem Package die optimale Systemlösung durch ein angepasstes, miniaturisiertes Gehäuse sowie die Erhöhung der Funktionalität bei gleichzeitiger Verringerung von Baugröße, Gewicht und Energieverbrauch.
PoP-Lösung
Als besonders interessant und zukunftsweisend wird die PoP-Gehäusetechnologie betrachtet. Hier werden Logik- und Speichergehäuse vertikal kombiniert, sprich übereinander verbaut. Dies führt zu einer sehr kompakten Bauweise durch Verringerung der Leiterplattenfläche, Reduzierung der Anschlussanzahlen, einer Vereinfachung der Systemintegration und Erhöhung der Leistungsfähigkeit. Ein weiterer Vorteil der PoP-Technologie ist, dass verschiedene Verbindungstechnologien kombiniert werden können, so z. B. Löten und Drahtbonden.
Aktuelle Herausforderungen
Die komplexen Aufbauten stellen in mancher Hinsicht eine besondere Herausforderung dar. So ist eine Kontrolle des inneren Bauteil-Aufbaus zerstörungsfrei nur mittels Röntgenverfahren bzw. der Computertomografie möglich. Auch liegen die AAP (Area Array Package)-Anschlüsse unter den Bauteilen, so dass deren Lötverbindungen zur Leiterplatte verdeckt sind. Eine visuelle Prüfung bzw. AOI ist nicht möglich. Soll die Benetzung bzw. Lötverbindung geprüft werden, ist eine 3D-Röntgeninspektion notwendig. Bei der elektrischen Prüfung empfiehlt sich der BST (Boundary Scan Test) anstelle des ICT (Incircuittest), da für den BST deutlich weniger Kontaktierungsflächen benötigt werden.
Ein weiterer Aspekt gilt den „grünen“ Bauteilen, die im Consumer-Produktbereich heute Standard sind. Die großen Konzerne sind hierbei die Vorreiter, und die Gesetzgebung kann kaum noch mit den internationalen Gegebenheiten Schritt halten. Die Bauteile-Hersteller orientieren sich fast ausschließlich am Massenmarkt. Die zunehmende Abkündigung der aufgrund der geringeren Stückzahlen nicht mehr ausreichend profitablen Bauteil-Ausführungen ist für viele Produkthersteller ein Problem. So werden nichtgrüne Bauteile immer weniger verfügbar und teurer. Generell gilt die Empfehlung, das Design bereits in der Konzeptionsphase mit dem Leiterplattenhersteller und EMS-Dienstleister abzusprechen, denn Design ist vor allem Teamarbeit. Es sollten die allgemeinen Standards wie Normen und Richtlinien mit in Betracht gezogen, sowie zuerst die Technologie und danach das Produkt entwickelt werden.
Aktuelle Ausgabe
Titelbild EPP Elektronik Produktion und Prüftechnik 11
Ausgabe
11.2022
LESEN
ABO
Newsletter

Jetzt unseren Newsletter abonnieren

Webinare & Webcasts

Technisches Wissen aus erster Hand

Whitepaper

Hier finden Sie aktuelle Whitepaper

Videos

Hier finden Sie alle aktuellen Videos

INLINE – Der Podcast für Elektronikfertigung

Im Podcast spricht Sophie Siegmund einmal monatlich mit namhaften Persönlichkeiten der Elektronikfertigung über aktuelle und spannende Themen, die die Branche umtreiben. INLINE – Der Podcast für Elektronikfertigung wird präsentiert von EPP, der führenden Informationsplattform für Elektronikfertigung in Deutschland.

Hören Sie hier die aktuelle Episode:

Anzeige

Industrie.de Infoservice
Vielen Dank für Ihre Bestellung!
Sie erhalten in Kürze eine Bestätigung per E-Mail.
Von Ihnen ausgesucht:
Weitere Informationen gewünscht?
Einfach neue Dokumente auswählen
und zuletzt Adresse eingeben.
Wie funktioniert der Industrie.de Infoservice?
Zur Hilfeseite »
Ihre Adresse:














Die Konradin Verlag Robert Kohlhammer GmbH erhebt, verarbeitet und nutzt die Daten, die der Nutzer bei der Registrierung zum Industrie.de Infoservice freiwillig zur Verfügung stellt, zum Zwecke der Erfüllung dieses Nutzungsverhältnisses. Der Nutzer erhält damit Zugang zu den Dokumenten des Industrie.de Infoservice.
AGB
datenschutz-online@konradin.de