Die Unternehmen ATX, Digitaltest, EVT und Göpel Electronics veranstalten zusammen ein Seminar zum Thema Leiterplattentest. Das Seminar vereint alle Möglichkeiten zum Testen von Elektronik-Baugruppen. Vier Spezialisten diverser Prüfbereiche werden verschiedene Test- und Prüfprozeduren vorstellen und diskutieren, an vier Tagen und vier Orten:
ATX GmbH, Frank Brendler zum Thema: Layout-Richtlinien für Prüfadapter-basierende Testverfahren moderner Elektronik-Baugruppen
Auf Prüfadaptern basierende Testverfahren haben sich auch bei modernen Elektronik-Baugruppen als wichtiger Teil der Teststrategie herauskristallisiert, wenn hohe Qualitätsanforderungen und eine gute Wirtschaftlichkeit in der Serienfertigung gefordert werden. Die steigende Komplexität der elektronischen Platinen macht es jedoch erforderlich, bereits beim Layout verschiedene Aspekte der Prüfkontaktierung mit zu berücksichtigen.
Digitaltest GmbH, Martin Bader referiert zum Thema: Neues Tool FailSim – Vertrauen ist gut Prüfen ist besser
FailSim hilft, Fehler zu vermeiden, da es die Werte der Komponenten manipuliert, um Fehler bewusst zu provozieren und das ohne die Bauteile mühsam auszuloten und zu ersetzen. Das neue Tool verifiziert die Fehlererkennung eines bestehenden ICT Tests (z.B. R/C) durch die Simulierung fehlerhafter Bauteile mittels einer Hardware Simulation. Indem zusätzliche Widerstände / Kondensatoren parallel oder seriell hinzugefügt werden, wird automatisch überprüft ob der eigentliche Test die Fehler findet. FailSim gibt mehr Sicherheit bei der Qualität von Messungen da es den Anwender im Debugging Prozess unterstützt, hilft falsche Einflussfaktoren im Testverfahren vermeiden und auf Fehler hinweist.
EVT Eye Vision Technology GmbH, Michael Beising zum Thema: Die Aufgabe einer optischen Mess- und Prüftechniklösung.
Göpel electronic GmbH, Enrico Zimmermann zum Thema: Reduzierung von Testpunkten durch Einsatz von JTAG/ Boundary Scan?
Die technischen Experten von Göpel electronic demonstrieren effektive Test- und Programmierverfahren für Entwicklung und Produktion. Einführung in die Boundary Scan Technologie und erweiterte neue Technologien zum Test über FPGA und Prozessor (ChipVORX, VarioTAP).
Folgende Termine stehen zur Auswahl (jeweils von 10 – 13.00 Uhr):
05.10.2015, Esslingen, Best Western Premier Hotel Park Consul; www.brendal-esslingen.com/
06.10.2015, Köln, Best Western Hotel; www.bestwestern-koeln.de
07.10.2015, Hamburg, Commundo Tagungshotel; www.commundo-tagungshotels.de/hamburg/hamburg.html
08.10.2015, Leipzig, Best Western Hotel Windorf; www.bestwestern.de/hotels/Leipzig/Best-Western-Hotel-Windorf
Teilnahme ist kostenlos (incl. Getränken und ein kleiner Mittagsimbiss). Mindestteilnehmerzahl = 20/Ort, wir behalten uns bei geringerer Teilnehmerzahl eine Stornierung des Termins vor. Anmeldung erbeten an Martin.Bader@digitaltest.de
Unsere Webinar-Empfehlung
Was ist im Jahr 2022 Stand der Technik in der automatischen Röntgeninspektion? Wie aufwändig ist die Prüfprogrammerstellung? Welche Taktzeiten werden erreicht?
Teilen:
