Technologien im Fokus

Innovative Entwicklungen in Hard- und Software, getrieben durch die digitale Transformation unserer Gesellschaft, bringen ständig neue Technologien hervor. Der Fokus der diesjährigen FED-Konferenz lag auf den Embedded Components- und der 3D-Technologie, wozu Experten und Praktiker aus unterschiedlichen Blickwinkeln referierten. Ergänzend war an beiden Tagen über Themen zu Management, aktuelle Tagesthemen, innovative Themen sowie Zuverlässigkeit zu hören. Die Vorträge wurden durch eine moderierte Diskussion begleitet, um wichtige Handlungsempfehlungen für die Praxis abzuleiten. Neu war Speakers Corner innerhalb der begleitenden Fachausstellung.

Durch die Vielzahl der angebotenen Vorträge kann lediglich ein kleiner Überblick mit Auszügen aus vereinzelten Präsentationen vorgestellt werden.

Der Plenarvortrag kam vom Internet-Publizist und Bestseller Autor Tim Cole zum Thema „Unternehmen 2020 – das Internet war erst der Anfang, Deutschland am digitalen Scheideweg“. Nach der These des Referents wird sich in den nächsten fünf bis zehn Jahren entscheiden, wer zu den Gewinnern und wer zu den Verlierern der digitalen Transformation gehören wird. Unternehmen müssen sich neu erfinden, Gewohnheiten und Denkweisen aufgeben und interne Prozesse dem Druck des Neuen anpassen. Dies betrifft alle Bereiche im Unternehmen, vom Vertrieb bis zum Einkauf, vom Marketing bis zur Logistik sowie von der Fertigung bis zum Personalwesen. Er sieht Deutschland heute am digitalen Scheideweg, da andere Länder zu Deutschland aufschließen, wenn nicht sogar zum Überholen ansetzen. Somit wäre es höchste Zeit, die Weichen für die digitale Zukunft zu stellen, wie Tim Cole verlauten ließ.

Das Fokus-Thema am ersten Konferenztag beschäftigte sich mit verschiedenen 3D-Techniken, wobei ein Bogen gespannt wurde von den notwendigen Design-Tools über diverse Drucktechnologien, konkreten Anwendungsbeispielen im 3D-Druck, der 3D-MID-Technologie bis zur Fertigung und 3D-Bestückung. Ob 3D-Druck in der Elektronikherstellung mit Anwendungen und Potenzialen, 3D-Technologien und 3D-Druck vom Prototyp zur Großserie oder 3D-Elektronik mit neuen generativen Verfahren für die Elektronik, es war für jeden etwas dabei. Außerdem wurde ein Verfahren zur Berechnung und Analyse der Luft- und Kriechstrecken von elektronischen 3D-Baugruppen vorgestellt, eine Aufgabe der Leiterplatten- und Gerätekonstruktion, die durch nationale oder internationale Normen und Vorschriften bestimmt ist. In der Präsentation wurde gezeigt, wie mit Hilfe eines 3D Leiterplatten-Entwicklungssystems die Luft- und Kriechstreckenanalyse durchgeführt werden kann, welchen Nutzen diese Analysen während bzw. nach dem Leiterplattenlayout bieten und wie solche Berechnungen mit Hilfe des Systems Nextra durchgeführt werden. Es wurden einige Beispiele von Leiterplattendesigns sowie von elektromechanischen Baugruppen, welche die relevanten Vorschriften verletzen, gezeigt und dargestellt, warum die Verletzung der Normen mit herkömmlichen Mitteln nur schwer zu identifizieren ist.

Am zweiten Konferenztag standen Vorträge im Fokus, die sich mit Embedded Devices und Embedded Systems beschäftigten. Dabei ging es um diverse Praxisbeispiele von Baugruppen mit eingebetteten aktiven und passiven Bauteilen. Beleuchtet wurden auch Fragen rund um die Abbildung der eingebetteten Bauteile im CAD-System, Bauteilbibliotheks-Informationen und Datenformate. So wurde im Vortrag „Subkutan implantierbarer Receiver zur Übertragung von Energie zu einem Implantat“ die Entwicklung und Fertigung einer Multilayerinduktivität mit Kavitäten von beiden Seiten beschrieben. Neben den Herausforderungen der Umsetzung und Dokumentation im CAD-Tool, der Fertigung der Leiterplatte sowie der Bestückung in die räumlich sehr begrenzten Kavitäten wurde auch auf den unerlässlichen, interdisziplinären Austausch zwischen den Partnern eingegangen und ergänzend die Prozessüberwachung sowie die Testbarkeit der Leiterplatte betrachtet. Ein weiterer Vortrag beschäftigte sich mit der Integration von 3D-Bauteilen in Embedded Printed Circuit Boards, der sich mit der Ursachenforschung auseinander setzte. So sind einige der bekannten Triebfedern zum Einbetten von Bauteilen am begrenzten Bauraum sowie der zunehmenden Funktionalität zu finden. Heute sind mobile Geräte wie beispielsweise Smartphones ohne eingebettete Bauteile nicht mehr denkbar. Ein weiterer Aspekt ist die Senkung des Energieverbrauchs des Systems durch Minderung parasitärer Verluste. Durch shrinken der Baugruppen wird die Performance zusätzlich erhöht. Daneben wächst in anderen technischen Bereichen der Bedarf an höherer Funktionalität durch Integration in die Leiterplatte. In Europa sind z.B. die Antriebstechnik oder die Automobilbranche stark vertreten. Entwicklungsfelder hier sind die Elektrifizierung von Nebenaggregaten wie Hauptantriebe im Kfz oder eines Pedelecs. Prinzipiell beginnt die Datenausgabe für echte Embedded Devices in der Bauteilbibliothek, an der Basis, auf welche das komplette Leiterplattenlayout aufbaut.

Neben einem Ausblick auf die weltweite Elektronik-, EMS- und ODM-Industrie mit Fokus auf Europa gab es Vorträge über die Auswirkungen der aktuellen Rechtsprechung und Gesetzgebung auf Lieferverträge sowie zu aktuellen Änderungen und Ergänzungen in der Umweltgesetzgebung EuP, RoHs, REACh, WEEE und ELV. Im letzteren wurden für die wichtigsten europäischen Gesetzgebungen und deren Umsetzungen in deutsches Recht die neuesten Entwicklungen erläutert und auf wichtige Termine und Fristen hingewiesen. Mit einem Brückenschlag zwischen Design und Fertigung war mehr über kostenoptimiertes Leiterplattendesign zu hören, im Rahmen der Umweltgesetzgebung wurde über das Produktsicherheits- und Produkthaftungsrecht referiert. Diese Präsentation gliederte sich in zwei Teile, wobei ersterer sich den Entwicklungen in der europäischen und nationalen Gesetzgebung im sicherheitsbezogenen Produktrecht widmete, im Anschluss hieran die aktuelle Rechtssprechung zum Produktsicherheitsrechts besprochen wurde.

Die stetig steigende Komplexität der leistungselektronischen Baugruppen in Verbindung mit immer kleiner werdendem Einbauraum fordert eine sehr detaillierte Überprüfung der Isolationsanforderung, was mit modernen EDA-Tools unterstützt werden kann, wie aus dem Vortrag zum PCB-Design für die Leistungselektronik hervor ging. Anhand von Beispielen aus der Praxis wurden die Herausforderungen beim Design von Leiterplatten für die Leistungselektronik dargestellt. Die Frage, Vias mit Lötstopplack überspannen oder nicht, stellt sich durch die Zunahme stets kleiner werdenden Bauteilen wie QFP und QFN immer öfter. Um ein Abfließen der Lotpaste von den Masseflächen über die Thermal-Vias zu verhindern, werden diese auf der Rückseite gern mit Lötstopplack überspannt. Vor allem dann, wenn die Vias direkt im Pastendruck oder unmittelbar neben den Lötpads liegen. Insofern ging dieser Vortrag auf die Vor- und Nachteile des weit verbreiteten Verfahrens ein und zeigte die Gefahren des Überspannens mit Lötstopplack sowie Alternativen auf. Unter anderem war auch die Kabelkonfektion ein Thema, wo mehr über Evaluation sowie Fehlervermeidung zu erfahren war.

Sind Laminate für Hochtemperaturanwendungen eine Alternative zu Keramik? Dieser Beitrag stellte neue FR-4 Materialien vor, die eine Alternative zu Keramiksubstraten darstellen und gleichzeitig die Vorteile der bewährten FR-4-Technologie in sich vereinen. Begriffe wie Einsatztemperatur, MOT und Vorhersagen der Langzeitstabilität wurden kritisch betrachtet, erste Ergebnisse aus Langzeitalterungsversuchen präsentiert und in den Kontext des Vortrages gestellt. Erstmalig präsentiert wurde der Ansatz zu einem proportionalen Anschlussflächen-Dimensionierungskonzept für SMD-Anschlussflächen, welcher den ständig kleiner werdenden Bauteilanschlüssen sowie die gleichzeitige Verwendung ganz unterschiedlich großer Bauteilgehäusen auf einer Baugruppe Rechnung tragen wird. Unter dem Titel „The New Age of PCB Documentation“ wurde die Lösung einer zeitaufwendigen Aktualisierung von Dokumentationen präsentiert: Es stehen integrierte Dokumentationswerkzeuge in der EDA-Software zur Verfügung, die eine statische Automatisierung zulassen, aber keinesfalls eine intelligente Verknüpfung zum eigentlichen PCB-Design aufweisen. Zu hören war über eine integrierte Lösung, die einen hohen Grad an Automatisierung bei der Erstellung aller Dokumentationen bereit stellt, zudem eine direkte und intelligente Verknüpfung zum dazugehörigen PCB-Design hat und beides miteinander synchronisiert.

Komplexere Leiterplattenaufbauten, Materialmix, Bohrtechnologien, höhere Löttemperaturen sowie ein breiteres Anwendungsgebiet stellen hohe Anforderungen an die Leiterplattenzuverlässigkeit. Leiterplattenhersteller benötigen ein schnelles und einfach anzuwendendes Testverfahren, um die laufende Prozessqualität in der Fertigung zu überwachen und sicherzustellen. Mit dem Interconnect Stress Test steht eine effiziente alternative Prüfmethode zur Verfügung, die innerhalb weniger Tage ein aussagekräftiges Ergebnis über die Zuverlässigkeit der Leiterplatte liefert. Ein weiterer Vortrag zu In-Situ-Röntgenuntersuchungen an Lötstellen der Leistungselektronik quantifizierte 2D-Röntgenmikroskopiefilme von Lötvorgängen und macht sie so miteinander vergleichbar. Durch gezielte Variation einzelner Material- und Prozessparameter können die Zusammenhänge zwischen ihnen und dem Lötergebnis untersucht werden. Dabei wurden ausgewählte Ergebnisse eines umfangreichen Versuchsprogramms vorgestellt und auf ausgewählte Ergebnisse der detaillierten Analyse einzelner Lötvorgänge eingegangen. Die Präsentation über Qualitätsregelung mit automatischer Inline-Inspektion illustrierte anschaulich, welche Closed-Loop Qualitätsregelschleifen bereits heute verfügbar sind, und wo die Reise bezüglich kleiner werdender Baugruppenstrukturen hinführt.

Die Wärmebelastung von Basismaterialien in Leiterplatten nimmt stetig zu. Hintergrund ist die Weiterentwicklung von Bauteilen, die gestiegene Junction Temperaturen erlaubt. Welche Konsequenzen hat dies für das Basismaterial FR4? Der Vortrag behandelte die Wärmestabilität und UL-Zertifizierung aus Sicht eines Basismaterialherstellers, die notwendigen Schritte sowie die daraus abgeleiteten Erkenntnisse. Weiterhin wurden die bekannten Messmethoden beleuchtet und bewertet, vor dem Hintergrund der fortschreitenden Entwicklung. Ein weiterer Vortrag setzte sich mit den Auswirkungen des Leiterplattendesigns auf die Qualität und Zuverlässigkeit auseinander. Denn entgegen der einfachen Definition der Leiterplatte sind die Anforderungen an Leiterplatten durch Miniaturisierung und Integration von mehreren Lagen und Funktion enorm gestiegen. Hier sollte sich bereits im Vorfeld der Entwickler bzw. Designer mit den Materialien und den Designanforderungen auseinandersetzen, und in Absprache mit dem Leiterplattenhersteller eine Verifikation von Design, Material und Technologie durchführen, um später Probleme und Kosten zu sparen. (dj)