Ucamco stellte aktuell die Suite Yelo mit Yield Enhancing Layout-Modulen vor. Durch die Prüfung der Leiterplattendesigns auf Designkonflikte, Anomalien und potenzielle Probleme und die Generierung alternativer Designlösungen im laufenden Betrieb automatisiert YELO eine der mühsamsten Aufgaben in der Leiterplattenvorproduktion.
Leiterplattenhersteller prüfen die eingehenden Designdaten der Kunden vor der Fertigung stets detailliert mit Tools wie dem UcamX Design Rule Check (DRC) Modul. In den meisten Fällen decken solche Prüfungen mehrere Probleme auf. Typischerweise die Missachtung kundenspezifischer Leiterbahnbreiten und Abstände oder die Nichteinhaltung von Merkmalsparametern, die dem CAD-Konstrukteur möglicherweise nicht bekannt sind. Genau hier setzt die Lösung an: Die Module Copper Adjuster Signal und Plane scannen die gesamte Leiterplatte und justieren mit einem beeindruckenden Arsenal an intelligenter, automatischer Korrekturfunktionalität. Sie verschieben und verändern Leiterbahnen, Kupferstege, Kupferflächen, Lötaugen und andere Merkmale auf Signal-, Plane- und Mischlagen der gesamten Leiterplatte. Die Veränderungen werden entsprechend dem Leiterplattendesign, unter Beibehaltung der Netzlistenintegrität und innerhalb der angegebenen Klasse und Spezifikationen vorgenommen. Ebenso scannt und justiert Yelo Legend Adjuster nach Bedarf die Größe und Positionierung des Kennzeichendrucks. Wenn die Genehmigung des Konstrukteurs erforderlich ist, um Änderungen durchzusetzen, erstellt die Lösung eine Kopie einer bestimmten Kupferschicht, um die „Vorher-Nachher“-Situationen zu dokumentieren, was eine schnellere und einfachere Kommunikation und Design-Durchlaufzeiten ermöglicht.
Das Unternehmen bietet Yelo derzeit kostenfrei zum Test in seiner neuesten Software-Distribution UcamX 2018.06 an, zusammen mit einer Reihe weiterer Verbesserungen, einschließlich besserer Fehlerberichte für Design Rules, verbessertem Import von Eagle-Fonts und anpassbarer Route Path Sequence. Außerdem können UcamX-Jobs direkt aus dem Zip-Archiv gelesen und die oberen und unteren Ebenen der Leiterplatte können in realistischen Farben dargestellt werden.
