Auf Chip-Ebene: Bumping & Balling

CK-Applikationstechniker Harald Grumm eröffnete den Tag vor rund 50 Zuhörern mit einem Überblick über das Thema Lotpastendruck auf Wafer-Ebene. Die Erfahrungen der Anwendungstechniker zeigen, dass Nanobeschichtung bei Schablonen im SMD-Bereich nicht die ganz große Rolle spielt, im Bereich der Verbindungen direkt auf den Chips aber entscheidende Vorteile bietet: „Die Nanobeschichtung bringt durch die deutlich präzisere Auslösung eine größere und gleichmäßigere Menge pro Lotdepot.“

Das kommt der Erzeugung von Kontaktkugeln auf Wafern entgegen, denn hier will man ein auf die Öffnung der Schablone bezogen möglichst großes Lotpastenvolumen auf die Unterball-Metallisierungsfläche (UBM) bringen, damit im Reflow-Prozess möglichst gleich große und optimal sphärisch geformte Kontaktierungskugeln entstehen. Grumm: „Bei der Bestückung von SMD-Bauteilen birgt eine solch große Menge an Lotpaste pro Kontaktstelle die Gefahr der Brückenbildung.“ Durch die ganz anderen Bedingungen bei der Beballung ist die Gefahr hier nicht gegeben. Zum Einen grenzt die Strukturierung der Waferoberfläche beziehungsweise die vertieften UBMs diese gegeneinander ab. Zum anderen schmilzt die Lotpaste im Reflow nur durch das Zusammenspiel von Masse, Flussmittel und Oberflächenspannung in die gewünschte Form; der Einfluss eines bauteils, das von der Passte getragen und durch die Lötung befestigt wird, entfällt.

Dennoch hat das Wafer-Balling im Fertigungsalltag seine eigenen Herausforderungen, wie Dr. Claus Reitlinger und Dr. Jürgen Portmann von Epcos berichteten: „Bei uns geht der Trend bei der Fertigung von Modulen zunehmend in Richtung Flipchip-Montage. Die Pitches sind aktuell in der Massenproduktion bei 200 µm, gehen aber sukzessive auf 150, 125 und sogar 100 µm herunter“, so Reitlinger, der die Prozessentwicklung Modulefertigung beim einzig in Europa verbliebenen Hersteller von passiven Bauelementen leitet.Oberflächen- und Volumenfilter (SAW) werden zum einen direkt in Module integriert. „Bumping piezoelektrischer Wafer und deren Montage in SIPs sind aktuell eines unserer Hauptthemen,“ so Reitlingern. um anderen werden die SAWs auch als SMD-Packages auf den Markt gebracht.

Portmann, dessen Arbeitsbereich die Packageentwicklung bei Einzelfiltern ist, nennt hier die Trends: . Die kommende Generation von SAW wird in DSSP-ausgeführt. Die Chips werden kleiner als bisher.“ So kommt man bei der bisherigen SAW-Generation mit SnArCu-Balls aus. Die Chips werden auf Substrat gesetzt und mit GlobTop zusätzlich gesichert. „Als Zukunft sehen wir den Plated Copper Bump (Kupfersäule mit Lotkappe), um mit feineren Pitches zurecht zu kommen und die Limitierungen der Lotkugeln bezüglich der Stromlasten zu umgehen“, so Portmann. Der Trend geht dabei eindeutig in Richtung Wafer Level Chip Size Packages – das heißt: die Packages sind nur unwenentlich größer als der Chip selbst.

„Unser Volumen liegt bei ca. 150 Mio. Module pro Jahr – da ist eine kostengünstige Flip-Chip-Fertigung gefordert“, so Reitlinger. Epcos setzt hier auf die Siplace CA, ein auf der Basis der SX entwickelter Flip-Chip-Bonder. Der leitende Prozessentwickler: „Die Roadmap zwingt uns, auf Flipchip umzusteigen. die CA4 bietet uns Vorteile, das als Prozess aufzusetzen.“

Dr. Wolfgang Reinert, Fhg ISIT, Itzehoe, beschäftigte sich in seinem Vortrag eingehend mit der Waferbekugelung als Schlüsseltechnologie für neue Gehäusekonzepte. Hinzu kommt die zunehmende Integration von MEMS, wie beispielsweise der Lagesensor in Aplle iPhone oder iPod belegt. Leistungselektronik stellt beim balling nochmals andere Anforderungen, denn hier fließen Ströme.

Reinert stellte verschiedene Verfahren und ihre Einsatzbereiche vor, darunter den C4NP-Prozess, mit dem IBM arbeitet: Hier wird mittels strip-barem photosensitivem Polymer (BCB) die Schablone auf dem Wafer erzeugt, die durch Belichtung entstandenen Öffnungen mit Lotpaste gefüllt und ein erster Reflow gewissermaßen in der Backform durchgeführt. Nach dem Strippen der Polymerschicht wird in einem zweiten Reflow-Prozess die endgültige Kugelform erreicht. Das Verfahren erreicht eine hohe Qualität/Ausbeute bei feinstem Pitch. Mittels solchermaßen erzeugter Ballgrids sind Chip Stacking auf Wafer-Levelund andere Advanced Packaging-Ansätze realisierbar.

Thomas Oppert vom Spezialisten für stromlos bebumpen Pac Tech-Packaging Technologies hatte das Bumping für WLCSP mittels Ultra-SB2 Solder Sphere Transfer auf einer stromlosen UBM zum Thema. Die Entwicklungen bei den für solche feinen Strukturen notwendigen ultrafeinen Lötpulver (Typ 5, 6 und 7 Pulver sind im Handel erhältlich; mit Pulvern Typ 8 oder 9 wird aktuell nur auf Laborebene gearbeitet) stellte Jörg Trodler von Heraeus vor. Dabei konnte er den Unterschied der in Asien oder USA häufig durch Verdüsung gewonnenen Pulvern und dem nach dem WELCO-Verfahren hergestellten Heraeus-Pulvern zeigen: Erstere weisen Agglomeration und geometrische Abweichungen auf, die Einfluss auf die Oberfläche und damit auf das Oxydationsverhalten haben. Letztere zeigen unter dem Mikroskop eine nahzu optimale Kornverteilung Die Wafer-Bumping-Prozesse bei NXP Semiconductors in Hamburg stellten die Prozessingenieure Dr. Petra Mandrys und Dr. Stephan Diebitz vor. Hier wird die auch bei CK im Application Center verfügbare Bekugelungsmaschine von Wagenbrett unter Industriebedingungen eingesetzt. Diebitz: „Unsere Mitarbeiter haben herausgefunden, wie sich mit welchen Parametern bezüglich Abkippwinkel und Lötkugeln einstreuen in der kürzesten Taktzeit das beste Ergebnis erzielen lässt. Diese Präzisionsmaschine lässt sich massenindustriell einsetzen.“

Zusätzlich zu den Fachvorträgen der Referenten zeigte CK mit Unterstützung der Partner Ekra, Ersa, Essemtec, Sick, Wagenbrett und Zevac eine Live-Präsentation im Application Center. Thema waren die Möglichkeiten bei Waferprozessen von massenprozessen bis zu Reparaturvorgängen. Wieder griff man bei Christian Koenen zur TV-Technik, damit jeder Teilnehmer der Technologietage die Chance hatte, aus nächster Nähe Versuchsaufbau und -ablauf zu sehen. Auf dem Ekra-Drucker der baureihe X5 wurde Flussmitteldruck auf einen Wafer gezeigt;.die Ersa S1-Maschine druckte Lotpaste mit 110µm-Kugeln und erzeugte so die Lotdepots für 75.000 Balls auf dem Wafer. Mit der bereits genannten Wagenbrett-Maschine und mit einer Zevac wurden weitere Möglichkeiten der BGA-Beballung gezeigt.

Grumm: „Wer in seiner Fertigung einen neuenProzess aufsetzen will – sei es auf Wafer-Level oder im SMT-Bereich, sollte vorher genügend Zeit auf die Prozessentwicklung verwenden. Dabei lohnt es sich auch, mit uns zu sprechen und die Möglichkeiten unseres Application Center zu nutzen, denn durch spezielle Schablonenoptionen können Prozese deutlich verbessert werden.“

www.christian koenen.de

epp451