Die dunkle Seite von Moore’s Law

Jeff Schake, DEK USA und David F. Rae, Area Consortium Universal Instruments Corporation, Conklin (USA)

Die Transistordichte in Prozessoren verdoppelt sich getreu dem Mooreschen Gesetz etwa alle zwei Jahre, und die Endbenutzer profitieren davon in Form immer leistungsfähigerer und kostengünstigerer Geräte. Auf der anderen Seite treibt die steigende Transistordichte den Leistungsbedarf der Prozessoren in die Höhe – trotz der niedrigeren Betriebsspannung und der reduzierten Prozessgeometrie. Die typischen Prozessorgeschwindigkeiten steigen ebenfalls, was die Leistungsaufnahme der CPU noch höher treibt. So erfordert jede neue Prozessorgeneration einen höheren thermischen Wirkungsgrad von Gehäuse und aufgesetztem Kühlkörper/Lüfter um die stetig steigende Verlustwärme abzuleiten.

Hersteller von Prozessoren geben als maximale Verlustleistung TDP (Thermal Design Power) die Wärmemenge an, die der Prozessor ableiten muss, um die maximale Chip-Temperatur (junction temperature) nicht zu überschreiten. Die Auswertung der TDP-Angaben für aufeinander folgende Prozessor-Generationen zeigt, dass die jüngsten Prozessortypen mit ihrer Verlustleistung deutlich höhere Anforderungen stellen, als ihre Vorgänger nur wenige Jahre zuvor. Während der letzten zehn Jahre haben sich die maßgebenden Desktop-Prozessoren von 250 nm Prozessgeometrie mit 2,0 V Betriebsspannung und 500 MHz Taktfrequenz bei einer TDP von weniger als 30 W ständig weiterentwickelt, über 180-nm-Einheiten mit 1,75 V, 1600 MHz und TDP nahe 70 W bis hin zu den gegenwärtigen Prozessoren mit 65 nm Prozessgeometrie und einer Taktfrequenz von 3000 MHz. Obwohl die typische Betriebsspannung auf 1,3 V gesunken ist, übersteigt bei einigen Prozessortypen die TDP jetzt 100 W.

Um die Folgen einer Überhitzung zu vermeiden – z.B. die Zerstörung des Prozessors oder die thermische Abschaltung bei Prozessoren, die einen eingebauten Temperaturfühler besitzen – wird in der Regel eine Kombination aus Kühlkörper und Lüfter auf der Oberseite des Prozessorgehäuses angebracht. Die Geschwindigkeit des Lüfters zu erhöhen, ist die meistgenutzte Methode bei jeder neuen Generation leistungsfähigerer Prozessoren, um die Kühlung zu verbessern. Aber es ist ebenso wichtig, thermische Engpässe zwischen dem Chip und der Kühlgruppe abzubauen. Dafür muss die Wärmeleitfähigkeit an den Übergängen zwischen Die und Gehäusedeckel sowie zwischen Gehäuse und Kühlkörper/Lüfter verbessert werden. Da jedoch die eigentlichen Kontaktflächen nicht immer perfekt flach und glatt sind, entsteht vielleicht nur bei 1 % der gesamten Oberfläche ein mechanischer Kontakt, über den die Wärme vom Die abgeführt werden kann. In den Bereichen ohne direkten Kontakt schwächt die eingeschlossene Luft, die eine geringe Wärmeleitfähigkeit von typisch 0,024 W/m×K aufweist, die Wärmeleitung des gesamten Bauteils. Um die Lufteinschlüsse zu vermeiden und die Wärmeableitung des Systems zu verbessern, wird auf alle Kontaktbereiche ein hoch wärmeleitendes Thermisches Interface-Material (TIM) aufgebracht.

Die Querschnittzeichnung in Bild 2 zeigt die Position der Wärmeleitschicht TIM1 zwischen Die und Gehäusedeckel, der als innerer Wärmeverteiler IHS (Integrated Heat Spreader) dient. Auch die Position von TIM2 zwischen dem IHS und der Kühlkörper/Lüfter-Gruppe ist dargestellt. Der Kühlkörper mit Lüfter wird mittels einer Klammer oder Feder mit festgelegtem Druck auf dem Gehäuse befestigt, um einen guten thermischen Kontakt zu gewährleisten. Die Maximierung der thermischen Leitfähigkeit des TIM und auch die Verbesserung des Prozesses zum Auftragen der TIM-Schichten sind brauchbare Methoden, die Wärmeableitung des Gesamtsystems zu verbessern.

Bevorzugte Materialien für TIM1 und TIM2 im Prozessor sind polymere Flüssigkeiten, die hoch leitfähige Füllpartikel enthalten, welche durch Epoxidharz, Gel oder Fett zusammengehalten werden. Mehr Füllpartikel im Verhältnis zum Bindemittel führen zu höherer Wärmeleitfähigkeit, können sich aber negativ auf die Rheologie auswirken, indem ein Material entsteht, das schwer aufzutragen ist. Andere Verfahren zur Steigerung der Kühlleistung der TIM bestehen in der Optimierung der Größe, der Form oder der Wärmeleitfähigkeit der einzelnen Füllpartikel. Die typische Wärmeleitfähigkeit bekannter Materialformulierungen für TIM1 und TIM2 liegt im Bereich von 4 bis 6 W/m×K.

Bei der Montage des Prozessor-Package und der darauf folgenden Montage des Kühlers/Lüfters kann die Verbesserung des Prozesses zum Auftragen von dünneren TIM-Schichten die Wärmeleitfähigkeit des gesamten Systems verbessern. Bild 3 zeigt den Zusammenhang zwischen Dicke der TIM-Schicht und dem Wärmeleitwiderstand und verdeutlicht, dass eine dünnere Schicht einen niedrigeren Widerstand ergibt und die Wärmeabfuhr zum IHS fördert. Das Bild zeigt auch, dass der Wärmewiderstand eines bestimmten Materials von den Herstellerangaben für einen Standardprozess negativ abweichen kann. Gegenüber den Herstellerangaben (gestrichelte Linie im Diagramm) wurden in einzelnen Fällen höhere thermische Widerstände festgestellt (offene Kreise im Diagramm). Allerdings ist es auch möglich, mit dem gleichen Material den Wärmeleitwiderstand deutlich zu reduzieren. Dies ist anhand der kleinen Dreiecke im Diagramm dargestellt, die gegenüber den Angaben im Datenblatt eine bessere Wärmeleitung zeigen. Diese Verbesserungen wurden erreicht durch Studien zum Auftragen der TIM-Schichten, bei denen die Automatisierung und Steuerung des Prozesses hinsichtlich Materialauftrag, Ausformung der Schichten sowie deren Beständigkeit untersucht wurden.

Die klassische Methode zum Auftragen von TIM1 ist das Dispensen des Materials auf die Chip-Oberseite oder die IHS-Unterseite. Beim Aufsetzen des Gehäuses (IHS) wird das deponierte Material durch den Druck bis an die äußeren Kanten des Chips gepresst, wobei eine Bedeckung bis zu 100 % erreicht wird. Das ursprüngliche Materialdepot ist gewölbt und wird während des Aufsetzens des Gehäuses flach gepresst. Ein Vorteil dabei ist, dass Lufteinschlüsse beim Ausformen der TIM-Schicht nahezu ausgeschlossen sind, da sich das Material beim Verpressen von der Mitte des Depots radial nach außen hin verformt. Je nach Leistungsfähigkeit des Dispensers kann der Durchsatz relativ niedrig ausfallen.

Druckverfahren können einige der Probleme beim Materialauftrag lösen, die bisher eine deutliche Reduzierung der Schichtdicke und der Zykluszeit pro Einheit verhindert haben. Diese Prozesse haben sich bei TIM1 und TIM2 bereits als erfolgreich erwiesen. TIM1 kann dabei auf die Oberseite des Chips oder auf die Unterseite des Gehäusedeckels aufgetragen werden. Um eine präzise Positionierung zu gewährleisten und mehrere Einheiten gleichzeitig verarbeiten zu können, wurden innovative Techniken der Substrat-Unterstützung wie Virtual Panel Carrier (VPC) eingesetzt. Damit konnte die präzise Druckausrichtung bei gleichzeitiger Bedruckung von 10 Dies (Chips) demonstriert werden. Die VPC-Technik wurde vom Schablonendruck, wo sie für Prozesse im Chip-Maßstab wie Solder-Bumping eingesetzt wird, in Anwendungen für den TIM-Auftrag übernommen. VPC kann an unterschiedliche Substratgrößen angepasst werden. Der Durchsatz wird gegenüber dem herkömmlichen Dispensen erheblich gesteigert, da bei diesem das TIM an jeder gewünschten Position einzeln aufgetragen werden muss.

Die TIM2-Schicht wurde traditionell vor der Montage der Lüftereinheit manuell aufgetragen, aber auch hier hat sich der Schablonendruck in zahlreichen Anwendungen bewiesen. Die Vorteile treffen auch jenseits der Desktop-Prozessoren zu, z.B. bei der Verbindung von Leistungstransistoren mit Kühlkörpern. Zusätzlich zum höheren Durchsatz verbessert das Drucken der TIM2-Schicht auch die Wiederholgenauigkeit und die Kühlwirkung.

Zu den geeigneten Druckverfahren gehört PumpPrinting mit Acryl-Schablonen. Dabei wird die Funktion von Dispenser-Düsen nachgebildet, aber ein höherer Durchsatz erreicht, da mehrere Depots in einem Zyklus gleichzeitig aufgetragen werden. Kreisrunde Öffnungen reproduzieren das klassische Profil eines Dispenser-Depots, welches anschließend beim Aufsetzen des IHS verpresst wird. Bild 4 zeigt ein Feld von Depots, die in einem einzigen PumpPrint-Zyklus erzeugt wurden. Das Profil der Depots ist ähnlich dem von einem Dispenser erzeugten, und seine Höhe kann durch Anpassen des Öffnungsdurchmessers optimiert werden. Daher lassen sich mit nur einer Schablone von gleichmäßiger Stärke bei Bedarf Depots mit unterschiedlichen Profilen erzeugen. Mit PumpPrinting wurden Depots gedruckt, deren Höhe von 2 mm bis unter 100 µm reichte. In die Schablonenunterseite sind Aussparungen eingefräst, um vorhandene Bauteile aufzunehmen – beispielsweise Siebkondensatoren für die Stromversorgung, die nahe dem Prozessor-Chip auf dem organischen Substrat montiert sind.

Eine Alternative stellt der Schablonendruck mit Metallschablonen – ähnlich denen in der SMD-Fertigung – dar, mit dem abgeflachte Depots in sehr gut kontrollierbarer Höhe und Form erzeugt werden. Damit bietet sich die Gelegenheit, die Bedeckung der Kontaktfläche zwischen Chip und IHS weiter zu verbessern und gleichzeitig eine einheitliche Schichtdicke nahe am durch die Partikelgröße im TIM bestimmten Minimum zu erreichen. Schablonendicke und Öffnungsdimensionen lassen sich auf optimale Werte feinabstimmen, sodass nach dem Aufsetzen des IHS (Gehäuses) die resultierende Dicke der TIM-Schicht zwischen 10 und 100 µm liegt. Verglichen mit dem Auftragen durch Dispenser oder PumpPrinting erzeugt der Schablonendruck eine dünnere Schicht, die schon eine größere Fläche des Chips bedeckt, sodass beim folgenden Aufsetzen des IHS das Material weniger verpresst wird. Das verbessert nicht nur die Kontrolle über die Schichtdicke, sondern reduziert auch die Menge an TIM, die normalerweise beim Platzieren des IHS verteilt wird und senkt so den TIM-Verbrauch.

Bei DEK und Unovis durchgeführte Studien haben gezeigt, dass die endgültige Form der aufgetragenen Schicht so gestaltet werden kann, dass sich eine maximale Chip-Bedeckung bei minimalem Materialverbrauch einstellt. Mehrere wichtige TIM-Formulierungen wurden auf ihre Druckbarkeit untersucht, insbesondere abhängig von der Oberflächenglätte. Diese spielt eine wichtige Rolle, will man den thermischen Kontakt maximieren und Lufteinschlüsse vermeiden.

Bild 5 zeigt eine optimale Anordnung der Schablonenöffnungen um eine Druckbedeckung von 80 % bei einem Prozessor-Chip von 12 × 17 mm zu erreichen, in diesem Fall unter Einsatz eines geschlossenen Druckkopfes. Die Öffnungen messen 11 × 5 mm und sind voneinander durch Stege von 0,5 mm getrennt, um die Planlage der Schablone und eine planparallele TIM-Schicht zu gewährleisten. Durch Stege getrennte Öffnungen lassen Prozess-Ingenieuren mehr Freiheit beim Optimieren der Prozesseinstellungen und bei der Auswahl von TIM und Rakeln, sodass alle Aspekte berücksichtigt werden – inklusive der Kosten. Bild 6 zeigt ein verpressten Depots, wobei der montierte Gehäusedeckel durch ein Glasplättchen simuliert wurde. Die Entwicklung zielt auf eine rechteckige Schicht nach der Verpressung, um eine vollständige Bedeckung des Chips bei geringstmöglichem TIM-Volumen zu erreichen und führt zu einer Depot-Form wie in Bild 7 gezeigt. Die dargestellte vierspitzige Depotform ermöglicht den optimalen Materialfluss bis in die Ecken. Die entsprechende Schablonenöffnung kann wie eine konventionelle Öffnung mit einem Laser geschnitten oder galvanisch aufgebaut werden. Die Versuche führten zu den besten Ergebnissen bei Verwendung einer hochwertigen Rakel mit glatter Oberfläche, hoher Steifigkeit und mit einem steilen Rakelblatt.

Als Nebenprodukt der im Mooreschen Gesetz beschriebenen Entwicklung steigt die Verlustleistung (TDP) moderner Prozessoren kontinuierlich weiter und stellt die Package-Designer vor immer härtere Herausforderungen hinsichtlich der Prozessor-Kühlung. Eine bessere Kontrolle beim TIM-Auftrag kann dazu beitragen, die Kühlungseffizienz moderner und zukünftiger Prozessor-Packages zu verbessern und gleichzeitig den Verbrauch dieses teuren, wärmeleitenden Materials zurückzufahren. Leistungsverbesserungen auf der Ebene von TIM1 werden durch größere Bedeckung des Chips und dünnere TIM-Schichten erreicht. Beides ermöglicht der genau zu steuernde Schablonendruck, der auch ein vorteilhaftes Verfahren für die TIM2-Beschichtung darstellt und dort für gleichmäßigere Schichten und höheren Durchsatz sorgt.

Werkzeuge und Verfahren aus der SMD-Fertigung helfen Prozessor-Herstellern, passende Verfahren für ihre Fertigung zu entwickeln und erlauben es den Ingenieuren, sich auf materialbezogene Fragen wie Druckbarkeit des TIM und Design der Schablonenöffnungen zu konzentrieren.

SMT/Hybrid/Packaging Stand 7-305

www.dek.com, www.uic.com

– Intel Processor Specification Finder, http://processorfinder.intel.com

– Dr. Miksa deSorgo, „Thermal interface materials”, Electronics Cooling, September 1996

– Virtual Panel Carrier press release, www.dek.com/comms.nsf/PR

– Schake, J., „Application of Thermal Interface Materials by Stencil Printing”, Universal Instruments Area Array Consortium, Juni 2003

– Harvilchuck, L. Kudtarkar, S., and Borgesen, P., „Process Induced Defects in Thermal Interface Materials”, Universal Instruments Area Array Consortium, März 2006