Programmierkenntnisse sind nicht nötig

Pete Collins, JTAG Technologies, Eindhoven (Nl)

Jetzt jedoch sieht sich die Testindustrie neuen Problemen gegenüber, die bei der Entwicklung des 1149.1 Standards im Jahre 1990 noch gar nicht ins Auge gefasst wurden; seitdem gibt es nachhaltige Bemühungen seitens einer Reihe von Arbeitsgruppen, neue Standards zu entwickeln, die auf den Erfolg und die Akzeptanz des Standards IEEE 1149.1 aufbauen. Die neuesten Standards in Ergänzung des Standards 1149.1 sind der Mixed-Signal Test-Bus-Standard 1194.4 zum Testen analoger Pins, der Standard 1149.6 zum Prüfen der Verbindungen zwischen wechselstromgekoppelten Differenzialnetzwerken, sowie der Standard 1532 für die systeminterne Konfiguration programmierbarer Bausteine.

Der Standard 1194.4 gibt vor, dass jeder Signal-Pin einem Boundary-Modul zugeordnet sein muss, das im Falle der digitalen Pins als Digital-Boundary-Module (DBM) bezeichnet wird, und mit den im Standard 1149.1 definierten Boundary-Scan-Cells identisch ist. Im Falle von Pins mit gemischten Signalen werden diese den Analog-Boundary-Modules (ABM) zugeordnet, die aus einem zwischen Pin und Hauptstromkreis verbindenden Schaltnetzwerk bestehen, und es dadurch gestatten, den Pin in den Status „Core Disconnect“ (CD) zu schalten, wodurch er vom zentralen Stromkreis isoliert wird, und entweder mit einem mit dem Pin verbundenen externen Signal, einer internen Gleichspannung oder dem internen Analogtestbus verbunden werden kann [1].

Das in Bild 1 dargestellte Chip-Schema zeigt die Konstruktion eines einfachen Mixed-Signal-Bausteins, der eine Mischung aus DBMs und ABMs umfasst, die durch den Test-Access-Port (TAP) entsprechend seiner Definition im Standard 1149.1 und einem analogen Test-Access-Port (ATAP), der die analogen Impuls- und Antwortkapazitäten nach 1149.1 unterstützt, angesteuert wird. Dazu werden zwei zusätzliche Pins benötigt: AT1 zur Bereitstellung eines externen Testimpulses, und AT2 für die Weiterleitung von Signalen, verbunden mit den entsprechenden ABMs zur externen Messwerterfassung.

Der mit den Pins AT1 und AT2 verbundene externe analoge Testbus ist mit einem internen Bus verbunden, der vom Testbus-Interface-Circuit (TBIC) gesteuert wird; dadurch können die internen Testbus-Leitungen sowohl mit einem als auch mit beiden ATAP-Pins verbunden werden, der interne Testbus kann bei Nichtverwendung zur Vermeidung störender Rauschinterferenzen isoliert werden, oder eine Verbindung zu einer oder zwei Gleichstrom-Spannungsquellen (VH und VL), die als Logikoperatoren für einen Verbindungstest gemäß Bild 2 fungieren, zulässt.

Jedes ABM wird durch ein 4-Bit-Register gesteuert, das Teil des Boundary-Scan-Datenregisters ist, und zum Empfang digitaler Testergebnisse, die entweder logische Werte oder digitalisierte Analogantworten darstellen. Die individuellen Steuerregister können durch den 1149.1-TAP wie bei den DBMs geladen und entladen werden.

Die vier Bits werden als C, D, B1 und B2 bezeichnet (für Control, Data, ABUS1 und ABUS2), wobei das C-Bit als Aktivierungspin dient, während das D-Bit die Logikwerte VH und VL des Pins bereitstellt. Wenn sowohl der C- als auch das D-Bit auf Null stehen, wird der Pin über den CD-Schalter vom zentralen Stromkreis getrennt. Die Bits B1 und B2 steuern die Schalter, die den Signal-Pin mit den AB1- bzw. AB2-Testbusleitungen verbinden.

Der Befehlsumfang des Standards 1194.4 unterstützt zusätzlich zu den Befehlen in 1149.1 einen zusätzlichen obligatorischen Befehl. Hierbei handelt es sich um den Probe-Befehl, dessen primärer Zweck darin besteht, den Echtzeitzugang zu Signalpins ohne Beeinflussung des eigentlichen operativen Zustandes zu gestatten, ähnlich dem Sample/Preload-Befehl. Im Effekt gestattet der Probe-Befehl ein „virtuelles Testen“ ausgewählter Pins eines integrierten Schaltkreises mit minimaler Auswirkung auf dessen normale Funktion.

Auf der Leiterplatte selber kann ein einziger Boundary-Scan-Pfad eine beliebige Kombination aus 1149.1.- und 1149.4-konformen Bausteinen mittels des TDO-Pins eines Bausteins, der mit dem TDI-Pin des folgenden verbunden ist, verbinden; die TCK- und TMS-Pins werden wie im Standard 1149.1 definiert, parallel verbunden. Dementsprechend werden die Pins AT1 und AT2 zwischen den 1149.4-konformen Bausteinen parallel verbunden, wie in Bild 3 dargestellt.

Obwohl der Standard IEEE 1194.4 im Juni 1999 verabschiedet wurde, verlief die Umsetzung durch die Industrie recht langsam; noch bedenklicher ist allerdings die Langsamkeit, mit der Halbleiterlieferanten Bausteine produzieren, die es den Leiterplattenentwicklern ermöglichen könnten, diese Technologie zu nutzen, und mit ihr zu experimentieren.

Um ein Interesse an der Umsetzung des Standards 1149.4 innerhalb der Industrie zu wecken, haben die Firmen National Semiconductor [2], ein Unternehmen im Bereich der analogen Halbleiter, und LogicVision, ein Unternehmen im Bereich eingebetteter Tests für integrierte Schaltkreise und Systeme, bei der Entwicklung des ersten allzweckgeeigneten IEEE 1149.4- konformen integrierten Schaltkreises (IC) zusammengearbeitet (vgl. dazu die Darstellung dieses STA400 genannten Chips in Bild 4).

Anders als der eines analogen Multiplexers war dies hauptsächlich ein Evaluierungs-Chip mit minimaler Kernfunktionalität, der aus elf ABMs besteht, die an Stromkreisknoten angeschlossen werden können, um die Einspeisung eines Testimpulses oder die Überwachung diskreter Gleichspannungen und Wechselstromsignale zu ermöglichen.

Der Wert diskreter passiver Komponenten kann durch die Einspeisung einer Stromquelle in verschiedene Signalknoten, und die Messung des resultierenden Spannungspotenzials an jedem Knoten bestimmt werden, und mittels einer einfachen Rechnung unter Zugrundelegung der Ohmschen Gesetze kann der Wert der gewählten passiven Komponente hergeleitet werden.

JTAG Technologies hat ein 1149.4-Evaluierungskit entwickelt, das die STA400-Bausteine nutzt, um es den Anwendern zu ermöglichen, Knotenpunkte zu wählen und über eine grafische Benutzerschnittstelle Messungen von Widerstand, Kapazität, Spannung, Wechselstromsignal oder charakteristischen Impedanzen auf einer Testleiterplatte vorzunehmen.

In einer anderen Anwendung des Evaluierungssystems können die Benutzer analoge Messungen auf ihren eigenen Leiterplattendesigns unter Benutzung der Testressourcen (Impulse und Messeinrichtungen) des JTAG-149.4-Explorer [3] vornehmen. Weitere Informationen können von der Website der IEEE 1149.4-Arbeitsgruppe [4] bezogen werden.

Der Standard IEEE 1149.6 wurde entwickelt, um den Erfordernissen von Boundary-Scan-Tests in wechselstromgekoppelten Differenzialnetzwerken zu entsprechen. Die Kopplung von Kondensatoren bei digitalen Hochgeschwindigkeitsverbindungen verhindern durch eine Blockierung des Gleichspannungssignals, dass Gleichspannungen am Empfänger erkannt werden. In RC-Netzwerken werden Signale mit der Zeit gedämpft (Anmerkung: Typisch sind mindestens 2,5 TCK-Zyklen zwischen Auslösung und Empfang eines Signals im Netzwerk).

Die grundlegende Implementierung des Standards IEEE 1149.6 erfordert, dass zusätzlich ein Impulsgenerator zum Signaltransmitter hinzugefügt wird, der einen einzelnen Impuls oder eine Impulskette senden kann, abhängig von dem in das Befehlsregister des 1149.1 geladenen Befehls Extest_Pulse bzw. Extest_Train.

Ein „Testempfänger“ befindet sich hinter den Pins des Empfängers; dieser dient zum Erkennen eines gleich bleibenden Statuslevels oder zum Abfangen von Flankenübergängen (Bild 5).

Der Testempfänger muss in der Lage sein, neben dem traditionellen statischen Extest-Befehl aus dem Standard 1149.1 auch die beiden neuen 1149.6-Befehle Extest_Pulse und Extest_Train zu unterstützen.

Wenn der IEEE 1149.1-Befehl „Extest“ aktiv ist, muss der Testempfänger umschalten auf niveauspezifische Operationen, wenn hingegen einer der 1149.6-Befehle gewählt wird, kann der Testempfänger wieder Flankenübergänge abfangen.Wenn die Verbindung zwischen Transmitter und Empfänger gleichstromgekoppelt ist, muss der Empfänger in der Lage sein, durch einen Vergleich des Eingangssignals mit der durch das „AC Mode“-Steuersignal gewählten Gleichstrom-Vorspannung das entsprechende Niveau zu erkennen (Bild 6).

Wenn die Verbindung zwischen Transmitter und Empfänger wechselstromgekoppelt ist, werden die an den Eingabepins des Testempfängers empfangenen Übergänge durch einen Vergleich des Eingangssignals mit einer verzögerten Version seiner selbst erkannt. Dies wird durch den Low-Pass-Filter erreicht, und wird als „selbstreferenzierendes“ Konzept bezeichnet.

Der obere Vergleichsoperator in Bild 7 erkennt steigende Flanken, während der untere Vergleichsoperator abfallende Flanken erkennt. Die Ausgangssignale der Vergleichsoperatoren setzen bzw. lösen den Kippschalter des Empfängers und reproduzieren die Originalwelle am Ausgang „C“, unabhängig davon, ob das Eingangssignal „A“ gleich- oder wechselstromgekoppelt ist.

Mit der starken Zunahme von seriellen Hochgeschwindigkeits-Datenkommunikationsproto- kollen im Multi-Gigabit-Bereich ist zu erwarten, dass es eine signifikante Anzahl von Bausteinen geben wird, in denen der IEEE 1149.6-Standard implementiert werden wird. In der Tat sind bereits verschiedene 1149.6-fähige Bausteine [5] verfügbar; außerdem sind Werkzeuge in der Entwicklung, die eine 1149.6-Einspeisung und Verifizierung möglich machen werden.

Auch die Testsoftware für Leiterplatten wird erneuert, um die Prüfung von 1149.6-Komponenten und ihrer Verbindungen zu anderen Boundary-Scan-konformen Bausteinen auf der Platte zu ermöglichen.

Seit vielen Jahren fragt die Prüfindustrie nach einem gewissen Niveau der Standardisierung für die systeminterne Konfiguration (ISC) programmierbarer Bausteine. In der Vergangenheit haben die Hersteller programmierbarer Halbleiter verschiedene Programmieralgorithmen benutzt, die sich nicht nur von Hersteller zu Hersteller, sondern auch bei ein und demselben Hersteller innerhalb verschiedener Produktfamilien unterscheiden.

Der halbleiterbezogene Teil des Standards etabliert ein Grundverhalten der Bausteine während der Programmierung über das IEEE 149.1-Gerät. Der softwarebezogene Teil des Standards definiert eine modifizierte Datei für die Boundary-Scan-Description-Language (BSDL), die zur Abdeckung der neuen ISC-Befehle erweitert wurde.

Außerdem gibt es eine neue ISC-Datendatei, die alle baustein- und musterspezifischen Programmierinformationen enthält.

Die systeminternen Konfigurationsmerkmale von 1532-konformen Halbleitern werden der Herstellergemeinschaft spürbare Einsparungen bescheren, indem sie die Programmierzeiten beschleunigen, und eine effizientere Nutzung teurer Prüfeinrichtungen erleichtern. Die Nutzer werden nun in der Lage sein, CPLD-Ketten verschiedener Hersteller mit Hilfe der gleichen Programmierwerkzeuge und Steuerungseinheiten von Drittanbietern zu programmieren.

Herstellerspezifische Programmierkenntnisse werden nicht länger erforderlich sein, während multiple programmierbare Logikbausteine verschiedener Halbleiterhersteller gleichermaßen programmiert werden können. Durch die gleichzeitige Programmierung von Bausteinen anstelle einer sequenziellen Programmierung treten alle Bausteine gleichzeitig in die Programmierphase, und verlassen sie auch zur selben Zeit; dadurch kann die Gesamtprogrammierzeit erheblich verringert werden. Dies erlaubt den Endnutzern programmierbare Bausteine entsprechend ihres Designbedarfs zu wählen, und trotzdem die Konfigurationszeit noch zu verringern.

EPP 471

Referenzen:

[1] Analog and Mixed-Signal Boundary-Scan: A Guide to the IEEE 1149.4 Test Standard, edited by Adam Osseiran, Kluwer Academic Publications 1999.

[2] National Semiconductor, STA400, 1149.4 Evaluation Device http://www.national/com/appinfo/scan/

[3] JTAG-1149.4 ExplorerTM Mixed-Signal Boundary-Scan Evaluation System; http://www.jtag.com/

[4] IEEE 1149.4 Mixed-Signal Test Bus Working Group http://grouper.ieee.org/groups/1149/4/index.html

[5] National Semiconductor, SCAN90CP02 Crosspoint Switch http://www.national.com/appinfo/scan/cp02.html