Göpel electronic hat sich eine spezielle Sommeraktion einfallen lassen. Applikationsingenieure analysieren bis zum 30.09.09 kostenlos, wie man mit Hilfe von JTAG/Boundary Scan beim Testen, Programmieren, Verifizieren und Emulieren Kosten sparen und gleichzeitig die Qualität der Produkte sicherstellen kann. Benötigt werden ein Schaltplan (durchsuchbares PDF) sowie eine Bauelemente- und Netzliste (Layoutdaten) des zu überprüfenden Boards. Die Göpel-Applikationsingenieure analysieren diese Daten hinsichtlich Design for Testability (DfT) und auf Möglichkeiten zur Steigerung der Testabdeckung. Dabei geht es sowohl um die Einbindung von (noch) nicht testbaren Bereichen auf dem Board, um die Erweiterung des Tests über die Boardgrenzen hinaus (z.B. durch Anbindung von externen Modulen) als auch um die Ansteuerung eventuell vorhandener Chip-interner Testressourcen. Ansprechpartner ist Frank Richter (f.richter@goepel.com oder telefonisch unter 03641–6896 731).
epp450
Unsere Webinar-Empfehlung
.png)
Conformal Coating ist ein wichtiges Verfahren, um elektronische Baugruppen vor dem vorzeitigen Ausfall zu schützen. Damit bekommt der Beschichtungsprozess eine immer höhere Bedeutung. Dabei ist die Auftragsstärke ein wichtiges Qualitätskriterium. Nur eine zeitnahe schnelle Messung…
Teilen:
