Die APL Oberflächentechnik GmbH, Dienstleister in Sachen Oberflächen, feierte unlängst das 25jährige Bestehen mit einer Jubiläumskonferenz. Mit Fokus auf chemisch Zinn, Refreshen von Zinn, Reinigen von Leiterplatten und Pd/Au-Schichten arbeitet man mit vielen verschiedenen Leiterplattenherstellern und -händlern, Fertigungsherstellern sowie weltweit agierenden OEMs, zusammen. Modernste Produktionsinfrastruktur steht zur Herstellung qualitativ hochwertiger Lösungen bereit, um den Kunden einen Mehrwert zu bieten.
Gestiegene technologische Anforderungen verlangen nach neuen Oberflächenlösungen. Insofern entwickelt sich das Servicespektrum von APL rund um die Oberflächendienstleistung für die Leiterplatten- und Bestückbranche ständig weiter. So wurde in diesem Jahr die EPAG (Electroless Palladium/Autocatalytic Gold) Oberfläche PallaBond von Atotech eingeführt, eine multifunktionale Edelmetalloberfläche für ein breites Spektrum im Bondsektor sowie für viele Sondertechnologien geeignet. Highlight der Jubiläumsfeier war die Konferenz mit hochkarätigen Redner und Beiträgen aus Forschung und der Praxis.
Nach der Begrüßung durch Walter Tastl präsentierte der Moderator Prof. Dr.-Ing. Jürgen Wilde vom Institut für Mikrosystemtechnik (IMTEK), Albert-Ludwigs-Universität Freiburg, seinen Vortrag „More than Moore – die Trends 2020 der Aufbau- und Verbindungstechnik“. Als wesentliche Trends bei Materialien und Prozessen der AVT wurde das Wafer-Level-Packaging als Basis für neue hermetische Plastic-Packaging-Konzepte identifiziert. Geht es um die Embedded Technologien sieht der Redner diese bei der Einbettung von Chips und Bauelementen in Leiterplatten sowie im Vermolden von Wafern, Panels, Chip-Stapeln sowie ganzen Baugruppen. Die dritte Dimension wird in der AVT erschlossen mittels Stapeltechniken auf Basis von Flip-Chip, diversen Interposertechnologien mit Vias sowie der MID-Technik mit Polymeren und Keramiken. Auch wird das Löten zunehmend Konkurrenz durch Ag-Sintertechniken für hohe Leistung, chemischen Ankontaktierungen sowie elektrisch leitfähiges Kleben erhalten.
Maren Bruder von Atotech Deutschland zeigte anschließend neue Innovationsmöglichkeiten in der Elektronik durch PallaBond auf. Dabei wird Palladium direkt auf Kupfer abgeschieden ohne dicke Nickeldiffusionsbarriere. Die bondfähige Edelmetalloberfläche kann ein breites Spektrum im Bonding Sektor abdecken und bietet einige Vorteile. Die Verwendung von rein Palladium ermöglicht eine sehr gute Bondbarkeit, je nach Schichtdickenwahl mit Cu, Cu-Pd, Ag, Au und Al Draht bondbar. Feinstleiterstrukturen von <15µm sind durch die Vermeidung von Nickel möglich und macht die Oberfläche ideal für Hochfrequenzanwendungen. Des Weiteren bietet der PallaBond Prozess eine sehr gute Lötstellenverbindungsfestigkeit für sowohl bleifreie als auch eutektische Lote und ist durch die Biegeeigenschaften sehr gut für flexible Leiterplatten geeignet. Auch die ökologischen und ökonomische Vorteile der Oberfläche gegenüber ENIG oder ENEPIG lassen sich sehen: Kurze Abscheidungszeit in der Prozessfolge erhöhen die Produktivität, die geringen Temperaturen schonen Basismaterial sowie Lötstoppmaske und die Betriebskosten sind im Vergleich geringer.
Die Beschaffung von Leiterplatten aus Fernost bei Mindermengenbedarf war Thema von Lutz Brudereck, TechnoLab GmbH. Sein Fazit lautete, dass Leiterplatten aus Fernost nicht prinzipiell schlechter sind als aus europäischen Fertigungsstandorten, denn die Fehlertypen beider Bezugsquellen sind grundsätzlich übereinstimmend. Daneben sieht der Redner jedoch das Risiko größerer Schwankungen der Eigenschaften im Vergleich zwischen sowie innerhalb von Lieferlosen und verwies auf bspw. Chinese New Year oder die Monsunzeit. Grundsätzlich kann das Problembewusstsein für die Brisanz von technologischen Forderungen nicht als selbstverständlich vorausgesetzt werden, insofern ist eine Identitätsprüfung extrem wichtig. Auch sollten bestehende Liefervorschriften regelmäßig auf ihre Sinnfälligkeit hin überprüft werden, bestehende Regelwerke können die eigene konkrete Aufgabenstellung nur bedingt wiedergeben. Die Ausführung einer Baugruppe hängt von den technischen Erfordernissen ab. Für eine Funktionsfähigkeit ist das Zusammenspiel von Schaltungsträger, Lötverbindungen und Bauteilen erforderlich. Die Analytik leistet einen Beitrag zur Interpretation der Ergebnisse von Umweltsimulationen und Lebensdauertests und gilt als unverzichtbares Hilfsmittel bei der Aufklärung von Schadensfällen. Die beste Aussage wird bei der Kombination mehrerer Bewertungsansätzen erzielt. Die Schaffung belastbarer Beweismittel erfordert die Validität der einzelnen Methoden sowie der gesamten Beweiskette.
Wie man andere Wege gehen kann zeigte Matthias Löffler von der Icape Group, einem Volldienstleister für den Bezug von Leiterplatten aus Asien, seinen Zuhörern auf. Durch die Kooperation mit APL Oberflächentechnik und deren Erfahrung mit chemisch Zinn kann garantierte, gleichmäßig stabile Oberflächenqualität und Funktionalität des Prozesses vorausgesetzt werden. Je nach Geschäftsmodell und Ausrichtung ergeben sich so Synergien für die Kunden. Die jeweils verschiedenen Möglichkeiten lassen sich gut kombinieren, was zur Steigerung der Wettbewerbsfähigkeit, der eigenen Kompetenz inklusive Marktpräsenz führt. Den Beweis liefert unter anderem der steigende Umsatz mit der smarttin Oberfläche des Leiterplatten Dienstleisters.
Andreas Ostmann vom Fraunhofer IZM, Berlin, wandte sich den aktuellen Trends der Verbindungstechnik zu: Vom Cu-Drahtbond zum Embedding. Der Referent startete mit dem heutigen Zustand der Entwicklung im Bereich Elektronik Packaging. Was Ende der 90iger Jahre mit der Miniaturisierung im Gehäuse begann hat sich zu einem schnell wachsenden Markt entwickelt. Doch kommt das Packaging bereits heute durch die limitierten Herstellungsformate an seine Grenzen. Um wettbewerbsfähig zu bleiben, müssen die Herstellkosten reduziert werden, was größere Produktionsformate erfordert. System in Packages (SiPs) bieten eine Menge Vorteile, lassen sie sich sowohl für kundenspezifische Lösungen als auch bei der Integration von Komponenten, die nicht mit den Standardtechnologien der Halbleitertechnik gefertigt werden können, einsetzen. Auch ist das Package ideal an die Anwendungsumgebung anpassbar, was es selbst bei großen Stückzahlen in der Automobilelektronik interessant macht, da es ein geringeres Entwicklungsrisiko bei höherer Flexibilität in der Fertigung bringt. Im Übermorgen sieht Andreas Ostmann die Zukunft von modularer Mikroelektronik mittels Embedded Technologie leuchten, welche sehr viel kürzere Entwicklungszeiten benötigen sollen. Seine Vision: Die Konstruktion der Systeme so einfach wie Lego Bausteine.
Über Mainboard mit chem. Sn-Oberfläche made in Germany durch Fujitsu referierte Eugen Kastner. Er berichtete, dass im Vergleich zur bisherigen Standardware d.h. Leiterplatten mit chem. Sn aus Asien, die Oberfläche smarttin stets gleich gut und besser prozessierbar ist. Dabei eignen sich beide Oberflächendicken von 0,8µm sowie 1,0µm gleich gut in der Langzeitverarbeitbarkeit. Die Lagerzeit von mehr als einem Jahr beeinträchtigt dabei in keiner Weise weder die Fehleranfälligkeit noch die Prozessierbarkeit. Bei Fujitsu in Augsburg konnte die auf aus Asien bezogenen Cu-Leiterplatten aufgebrachte smarttin-Oberfläche von APL erfolgreich qualifiziert und freigegeben werden. Hier erfolgt eine sukzessive Umstellung bei OEM-Boards sowie projektbezogen.
Eine Jubiläumskonferenz mit interessanten Vorträgen zur Leiterplatte und den Möglichkeiten einer zuverlässigen Oberfläche ging nach diesem Vortrag mit einem Schlusswort zu Ende. (dj)
Unsere Webinar-Empfehlung
Applikationen aus dem Bereich der Leistungselektronik gewinnen immer mehr an Bedeutung. Die Inspektion dieser Applikation lässt sich mit der bewährten Standardtechnologie der 3D-Messtechnik bewerkstelligen.
Teilen:
