Im Fraunhofer Institut für Siliziumtechnologie, FhG ISIT, wurde vom 27. – 29. Oktober 2010 unter der Leitung von Herrn Helge Schimanski ein Seminar rund um die Fertigung elektronischer Baugruppen durchgeführt.
Die in dieser Seminarreihe seit vielen Jahren bewährte Mischung aus Theorie und Praxis hat den Teilnehmern Fachvorträge zu Themen der Baugruppenfertigung sowie modernste Geräte- und Analysetechnik in konzentrierter Form dargeboten. Schwerpunkte der Veranstaltung waren Herstellungsqualität (Prozesstechnologie und Prozessoptimierung), Fehler- und Schadensanalyse (Prüftechniken und Analysemethodik), aktuelle Technologietrends zu Leiterplatten und Komponenten sowie aktuelle Gesetzgebung zu umweltfreundlicher Produktion. Abgerundet wurde die Veranstaltung durch praktische Vorführungen in der ISIT-Baugruppen-Fertigungslinie sowie Demonstrationen der Prozess- und Analysetechnik in den Laboren.
Helge Schimanski (FhG ISIT) legte in seinem Eingangsvortrag die Grundlagen für das Verständnis der Lötmetallurgie. Die sich bildende stoffschlüssige Verbindung zwischen Lot und Grundmetall ist von entscheidender Bedeutung für die Qualität und Zuverlässigkeit der entstehenden Weichlötstelle. Nur im richtigen Zusammenspiel von benetzbarer Oberfläche, Flussmittel, Lot und Lötwärme kann eine gute und zuverlässige Lötstelle erzeugt werden. Anhand des Reflowlötens wurde die Parameterfindung für den Lötprozess erläutert. Arbeitsziel zur Herstellung zuverlässiger Elektronik ist hierbei das Prozessfenster für sichere Baugruppenfertigung. Bei der Prozessoptimierung müssen Lötwärmebedarf der Baugruppe (Lötstelle) und Lötwärmebeständigkeit der Komponenten und Leiterplatte berücksichtigt und in Einklang gebracht werden.
Im Anschluss daran erläuterte Herr Poech (FhG ISIT), wie die Anwendung einer Modellrechnung den Zeitaufwand bei der Profilfindung für ein neues Produkt erheblich reduzieren kann. Ausgehend von der benötigten Wärmemenge und bei Kenntnis der relevanten Materialparameter der Baugruppe sowie der Strömungsverhältnisse im Lötofen lassen sich die zugehörigen Differentialgleichungen berechnen. Das Zusammenspiel von Temperaturmessung und Modellrechnung kann den erforderlichen Aufwand an der Linie auf ca. 1 bis 2 Stunden begrenzen. Ist der Ofen hinsichtlich seiner Wärmeübertragung gut beschrieben, dann sind Abweichungen zwischen Rechnung und Temperaturmessung von weniger als 3K realistisch. Voraussetzung ist hierfür die richtige Messtechnik sowie eine präzise und sorgfältige Durchführung der Temperaturmessung.
Herr Friedrich (Ersa) referierte zu dem Thema Wellenlöten und Selektivwellenlöten. Trotzdem das Wellenlöten schon seit Jahren vom Markt verschwunden sein sollte, erfreut es sich immer noch eines breiten Anwendungsfeldes. Der Trend in der Baugruppenfertigung geht jedoch zu doppelseitig Reflow gelöteten Leiterplatten mit einzelnen THT-Komponenten, die aufgrund ihrer mangelnden Wärmebeständigkeit nicht für einen bleifreien SAC-Reflowlötprozess geeignet sind. Diese werden in einem selektiven Wellenlötprozess verarbeitet. Hierbei hat die Auswahl von Flussmittel und Lotzusammensetzung ebenso wie die Temperaturführung einen entscheidenden Einfluss auf die Ausbildung der Lötstelle.
Die Leiterplattenherstellung wurde von Herrn Schimanski erläutert. IPC Standards (IPC 6010-Serie) helfen auch hier, die Technologie einzuordnen und geben eine Hilfestellung bei der Qualitätsbewertung der Leiterplatten. Sie können als Vertragsgrundlage zwischen Kunde und Leiterplattenlieferanten dienen. Um der höheren Wärmebelastung im bleifreien SAC-Lötprozess standzuhalten, insbesondere bei Mehrfachlötprozessen, wurden in den letzten Jahren neue Laminatmaterialien entwickelt. Diese haben eine höhere Zersetzungstemperatur und ein wesentlich besseres Delaminierungsverhalten, als bisher eingesetzte Standard-FR4-Leiterplattenmaterialien. Der Zusatz von Füllstoffen vermindert die Z-Achsenausdehnung und beeinflusst die Lebensdauer von Durchkontaktierungen positiv. Vorteilhaft ist es, wenn Entwickler und Leiterplattenhersteller die Anforderungen zusammen definieren und die Materialien sowie die Aufbautechnologie gemeinsam festlegen.
Danach wurden von Herrn Poech die Besonderheiten der Hochstromtechnologie und die daraus resultierenden Anforderungen an die Leiterplatte und die Verbindungstechnologien dargestellt. Die Forderung im Betrieb einen hohen Strom bzw. die anfallende Wärme gut und schnell (ab)leiten zu können, erschwert im Fertigungsprozess die Erwärmung der Lötstelle auf Löttemperatur, insbesondere im bleifreien SAC-Lötprozess. Die Anwendung von selektiven Lötprozessen wird vom Fraunhofer ISIT derzeit im Rahmen eines Forschungsprojektes untersucht. Insbesondere sollen hier auch Modelle zur Berechnung der Stromtragfähigkeit durch Messungen verifiziert, und dem Anwender eine Hilfe bei der Auswahl der geeigneten Verbindungstechnik zur Verfügung gestellt werden.
Aktuelle Bauelementetrends wurden durch Herrn Wulfert (Freescale) aufgezeigt, wobei er insbesondere auf die Fehlermechanismen durch Feuchteeintrag in die plastikgehäusten IC-Komponenten einging. Nur durch einen sicheren und kontrollierten Baugruppenfertigungsprozess kann eine qualitativ hochwertige und zuverlässige Baugruppe entstehen. Insbesondere bei der Auswahl von Komponenten ist auf deren Einsatzgebiet und die maximal zulässige Temperaturbelastung zu achten. Hier ist zwischen kurzeitiger und dauerhaft zulässiger Maximaltemperatur (Umgebungstemperatur und Temperatur am IC = TJunction) zu unterscheiden.
Die vielen Einflussgrößen im Lotpastendruck und Wege zu deren Optimierung präsentierte Herr Lindloff (DEK). Sowohl das Schablonendesign als auch die Lotpaste hat hier einen entscheidenden Einfluss auf die Auswahl der Druckparameter. Rakeldruck, Geschwindigkeit und Leiterplattenunterstützung sind nur einige der Parameter, die das Druckergebnis beeinflussen und dementsprechend optimiert werden müssen. Eine geeignete Beschichtung der Schablone kann die Verschmutzung der Schablonenunterseite reduzieren und somit den Durchsatz erhöhen. Um das Druckergebnis durch ein besseres Auslöseverhalten der Lotpaste zu optimieren wird z.B. ein vibrierendes Rakel eingesetzt, wodurch das Area-Ratio-Verhältnis deutlich minimiert wird.
Neue Bauelementformen erfordern angepasste Prüfstrategien. Diese wurden von Herrn Berger (Göpel electronic) vorgestellt. Das richtige Zusammenspiel von optischer Prüftechnik, Röntgeninspektion, elektrischer Prüftechnik und Funktionstest ist notwendig, um eine möglichst hohe Prüfabdeckung zu realisieren. Insbesondere komplexe Komponenten mit verdeckten Lötstellen erfordern eine Röntgenprüfung, die möglichst inline erfolgen sollte. Dabei muss der Baugruppenfertiger den Aufwand dem erzielten Ergebnis gegenüberstellen und für seinen Bedarf die geeignete Prüfstrategie definieren.
Herr Reiter (FhG ISIT) erläuterte die Vorgehensweise und Analysetechnik bei der Baugruppen- und Fehlerbewertung. Eine Bewertung der Fertigungsqualität erfolgt oftmals mit Bezug auf aktuelle Standards, z.B. IPC-A-610. Hier wird die Baugruppentechnologie eingeordnet und Qualitätskriterien werden definiert.
Eine weitergehende Unterscheidung kann im Fehlerfall getroffen werden. Hier kann unterschieden werden zwischen einem Fehler, bei dem die Funktion vor der Inbetriebnahme nicht vorhanden oder unzulässig eingeschränkt ist, und einem Ausfall, der durch einen Funktionsverlust oder Funktionalität außerhalb der zulässigen Toleranz nach anfänglicher Freigabe gekennzeichnet ist. Nach Klärung der Ausfallumstände erfolgt die Analyse mit zerstörenden und nicht zerstörenden Prüfmethoden, wobei ein enger Kontakt zu Kunden gehalten wird.
Vervollständigt wurde der Theorieteil durch Herrn Deubzer (Fraunhofer IZM), der über die Gesetzeslage zur Fertigung und Entsorgung von Elektronik informierte. Er stellte hier die aktuellen Entwicklungen von RoHS, ELV und WEEE vor. Insbesondere wies er auf die im Moment in der europäischen Kommission, im europäischen Rat und im europäischen Parlament eingebrachten Vorschläge zur Neufassung und Verlängerung von Ausnahmeregelungen hin. Er betonte, wie wichtig es sei, dass die Industrie rechtzeitig vor Auslaufen einer Ausnahmeregelung eine Verlängerung beantragt. Natürlich muss die Fortsetzung der Ausnahme sinnvoll begründet sein. Ohne Verlängerungsantrag entfällt diese Ausnahme ersatzlos mit Ablauf des genehmigten Zeitraums.
Die Nachmittage standen ganz im Zeichen der Praxis. In der ISIT-Linie wurden Fertigungstechnologien wie Lotpastendruck und Lötverfahren, Analysetechniken und Reworkprozesse präsentiert. Als Musterbaugruppe diente das ISIT-Testboard, das unter anderem Komponenten der Baugröße 01005 beinhaltet. Während der Praxis-Labore bestand für die Teilnehmer die Gelegenheit, selbst auszuprobieren. Am Beispiel eines Reflowlötprofils wurde die Temperaturprofiloptimierung durch das Zusammenspiel von Simulation und Messung demonstriert. Dazu wurden verschiedene Analyseverfahren vorgestellt. Immer dann, wenn die zerstörungsfreie Prüftechnik am Ende ist oder für eine weitergehende Qualifizierung das Innenleben der Baugruppe betrachtet werden muss, kommt die zerstörende Prüftechnik zum Einsatz. Hier wurden am FhG ISIT verschiedene Möglichkeiten demonstriert. Aufätzen von Gehäusen zur Darstellung von ESD-Schäden gehört ebenso zum Standardrepertoire wie eine umfangreiche Metallographieabteilung. Die Darstellung des Lotgefüges im metallographischen Querschliff wurde am Lichtmikroskop bei hoher Auflösung vorgeführt. Ebenso wurde die Möglichkeit der Zielpräparation unter Zuhilfenahme der Röntgentechnik erläutert.
Vom 23. bis 25. Februar 2011 findet das nächste Seminar zur beherrschbaren Baugruppenfertigung statt.
Unsere Webinar-Empfehlung
Applikationen aus dem Bereich der Leistungselektronik gewinnen immer mehr an Bedeutung. Die Inspektion dieser Applikation lässt sich mit der bewährten Standardtechnologie der 3D-Messtechnik bewerkstelligen.
Teilen:
